6进制计数器设计方案汇总（三款模拟电路原理图分享）

本文为大家分享三种6进制计数器设计方案。

6进制计数器设计方案一：基于74LS161的6进制计数器设计

首先由555 定时器产生1HZ 脉冲信号，将此信号作为74LS161芯片CP 的输入信号，当在CP信号上升沿到来时74LS161芯片就会自动完成加一功能输出0001111这十六个循环状态，这个输出信号再通过74LS48 译码器将这个信号转化为七段数码管的输出显示，但以在74LS161芯片的12、13 脚（输出信号） 1脚（Rd 非） 之间加了一个与非门，当输Rd （非） 就会自动由出的信号到0110 时，变为‘0‘，这时74LS161就完成了清零“1’功能进入下一个循环状态，这样就完成了从0-5 的六进制计数功能。

6进制计数器设计方案二：六进制加法计数器设计

状态编码

状态图

按照习惯，我们取二进制的（000～101）为S0～S5的编码，于是得到下表的状态编码表。

状态转换表

驱动方程

JK触发器的状态方程

设计原理图

时序图

6进制计数器设计方案三：采用T4290用置位法实现6进制计数器

详细电路设计方案：6进制计数器（采用T4290用置位法实现）