边沿触发器的动作特点及主要特点

触发器的基本特点

触发器是组成时序逻辑电路的基本单元电路，它是一种有记忆功能的逻辑部件。触发器的基本特点是：

（1）具有两个互补输出端Q和/Q；

（2）具有“0”态和“1”态两个稳定状态；

（3）在外部信号作用下可实现状态转换，即翻转；

（4）外部信号消失时具有记忆功能，这就使得触发器能够记忆二进制信息。

按照稳定工作状态分，可分为双稳态触发器、单稳态触发器、无稳态触发器（多谐振荡器）等；按照逻辑功能划分，可分为RS触发器、D触发器、T触发器、JK触发器等几类；按照电路结构划分，可分为基本RS触发器、同步触发器（时钟控制的触发器）、主从型触发器、维持-阻塞型触发器和边沿触发器等几种类型。触发器的电路结构不同，其触发翻转方式和工作特点也不相同。具有某种逻辑功能的触发器可以用不同的电路结构实现。按触发方式划分，可分为电平触发和边沿触发。电平触发有高电平触发和低电平触发两种，而边沿触发有上升沿触发和下降沿触发两种。

触发器逻辑功能的表示方法有：

（1）状态表或功能表：状态表中包括输入激励信号取值，触发器的原始状态（亦称初态）取值和翻转后的状态（亦称次态）的取值。而功能表则只列出输入激励信号取值和触发器次态取值，比较简洁。

（2）状态方程：由状态表归纳而列写出的逻辑方程。

（3）状态转换图。

（4）波形图（又称时序图）：画出对应输入状态波形的输出状态波形。

触发器的电路结构与动作特点

由两个与非门互耦而成的RS锁存器【图4.2.2（a）】是各种触发器的基本单元电路，它有两个低电平有效的数据输入端（S--：置位输入；R--：复位输入）和一对互补的数据输出端（Q和Q--）。Q=1，Q--=0时，锁存器处于置位状态；Q=0，Q--=1时，锁存器处于复位状态。S-- 和 R-- 有四种组合，如果S--无效，R--无效，锁存器的状态将与初态相同；如果S--有效，R--无效，锁存器的状态将为Q=1，Q--=0；如果S--无效，R--有效，锁存器的状态将为Q=0，Q--=1；如果S--有效，R--有效，锁存器的状态将是不确定的。如何理解最后一种输入组合呢？

（a）电路结构

RS锁存器可以（并且只可以）存储一个二进制位，要么存储1，要么存储0。如果我们想存储1，就在 S--端加上一个负脉冲。所谓的负脉冲，就是一个由高电平跳变到低电平，然后再由低电平跳变到高电平的信号。当 S-- 由高电平跳变到低电平时，S--=0，R--=1，Q=1，Q--=0，锁存器的状态为1；当 S-- 由低电平跳变到高电平时，S--=1，R--=1，锁存器的状态保持不变，仍为1。换句话说，负脉冲到来时，锁存器的状态为1；负脉冲消失后，锁存器维持这个一状态。同理，如果我们想存储0，我们就在 R-- 端加上一个负脉冲。那么，同时在 S-- 端和 R-- 端加上负脉冲是什么意思呢？难道既要存储1，又要存储0？显然，这种要求在逻辑上是矛盾的，也是无法实现的。我们不可能提出这种无理要求。

那么，这种输入组合又是怎么出现的呢？哇！一定是干扰（或噪声）在作怪！干扰的存在，可能会使锁存器误动作。假如我们要存储“1”，我们就在S--端加上一个负脉冲P1当P1到来时，S--=0，R--=1，Q=1，Q--=0。如果P1结束前，在 R-- 端出现一个干扰脉冲P2，那 么我们有S-- ＝0，R--＝0，Q=1， Q--=1，问题就发生了。问题发生后，我们可就三种简单的情况进行分析。若P2比P1先消失，我们有 S--＝0，R--＝1，Q=1， Q--=0。在这种情况下，锁存器的状态为“1”；若P1比P2先消失，我们将有 S--＝1，R--＝0，Q=1， Q--=0，在这种情况下，锁存器的状态为“0”；还有一种情况是P2与P1同时消失，我们将有 S--＝1，R--＝1，

因为此前Q=1， Q--=1，所以每个与非的输入都是全“1”，由于这两个与非门的传输延迟时间不同，因此工作速度稍快一些的与非门输出率先为“0”，这将使另一个与非门的输出保持为“1”。由于干扰脉冲的出现和消失是随机的，我们无法预知P2与P1哪个先消失。由于器件参数的离散性，我们也无法预知那个与非门的传输时间较短。所以，锁存器的状态将是不定的。

RS锁存器的用途之一是构成“防抖动电路”。我们知道，数据通常经过机械开关输入数字系统。机械开关动作时，触点将会抖动。抖动是指开关的两个触点要经历一个常达数毫秒的接通、断开，再接通、再断开，循环往复，直至最后接通的过程。数毫秒的振荡在数字系统中是不可接受的。假如开关接通表示“1”，断开表示“0”，我们将开关接通是期望输入一个“1”，结果却输入拉一连串的“1”和“0”。

锁存器或触发器易受干扰的影响。例如，RS锁存器的初态为0，如果在 S--端出现一个干扰脉冲，锁存器的状态将变成“1”。选通脉冲锁存器【图4.2.4（a）】就有一定的抗干扰能力。

我们看到，在CP的控制下，锁存器并非随时受输入信号的影响。只有当CP信号为“1”时，输入信号才会起作用。CP信号即时钟信号，时钟信号是数字系统的时间基准，用来协调（或同步）数字系统中各部分的动作。鉴于时钟信号的重要性，设计者们采取各种措施保证其信号质量，使之避免干扰。在数据信号不可靠而时钟信号相对可靠的条件下，采用窄时钟脉冲将显著提高锁存器的抗干扰能力。

除了改善抗干扰能力，CP信号还起另一个作用：消除竞争冒险。假如R信号由0变1，S信号由1变0，理想情况下，Q和 Q-- 将同时变化，Q由1变0，Q--由0变1。实际上，由于传输路径不同，R、S到达锁存器会有时间差。我们不妨假设S信号落后于R信号△t秒。这样，锁存器将在△t秒内处于S=1，R=1的非正常工作状态，输出Q=1， Q--=1，这样的输出在数字系统内产生尖峰脉冲，导致逻辑错误。为了消除这种竞争冒险现象，我们可以引入CP信号，CP信号使锁存器接收输入信号的时间至少推迟了△t秒，输入信号稳定后才允许锁存器进行逻辑运算。这种情况下，CP信号也叫选通脉冲。

RS触发器动作特点

基本RS触发器中，输入信号直接加在输出门G1和G2上，所以在输入信号的全部作用时间里，都能直接改变输出端Q和的状态，这种触发方式称为电平触发方式。这就是基本RS触发器的动作特点。

由于这个缘故，也把（S）称为直接置位端，把（R）端称为直接复位端。

例1 在图（a）所示的由与非门组成的基本RS触发器电路中，已知和电压波形如图（b）所示，试画出触发器输出端Q和的电压波形。设触发器的初始状态为

解：根据已知输入波形画输出波形的方法是：在输入信号的跳变处画出虚线，划分一个个时间间隔，根据特性表画出每一时间间隔内的输出信号电压波形。

从图（b）所示的波形图中可以看出，在t2～t3和t6～t7时间内都出现了==0的情况。但由于在t2～t3之后首先跳变成高电平，所以触发器的次态可以确定。但由于在t0～t7之后和同时跳变为高电平，所以此时的次态就不定了。