思尔芯亮相IIC Shenzhen，创新解决方案赋能RISC-V芯片设计

11月6日，为期两天的2024 国际集成电路展览会暨研讨会（IIC Shenzhen 2024）在深圳圆满落幕。此次盛会汇聚了众多企业领袖与行业专家，他们就IC设计行业所面临的机遇与挑战进行了深入的探讨，并分享了关于技术创新、人才培养及投资动向的最新见解。作为国内首家数字EDA供应商，思尔芯受邀参加此次会议，不仅将携其创新成果进行精彩的演讲，还将在展台上呈现多维的Demo体验，为与会者带来一场视觉与智慧的双重盛宴。

在“EDA/IP与IC设计论坛”上，思尔芯副总裁陈英仁先生发表了题为《赋能RISC-V：思尔芯数字EDA加速芯片开发》的重要演讲。他详细阐述了当前数字芯片设计所面临的挑战，特别是RISC-V架构的碎片化特征所带来的设计复杂性和验证难度增加的问题。陈先生指出，如何在确保RISC-V核心定制化满足设计规范、性能要求以及处理器性能、功耗和安全性方面的严格验证的同时，又帮助芯片厂商快速响应市场变化、缩短产品开发周期，并及时推出新一代产品，是业界当前亟待解决的主要挑战。
 

为应对这些挑战，思尔芯提出了围绕“精准芯策略”（Precision Chip Strategy, PCS），采用异构验证方法，以及并行驱动和左移周期方法，旨在确保芯片设计正确（Design the Chip Right），也确保设计正确芯片（Design the Right Chip）。尤为值得一提的是，陈英仁先生特别强调了外设子卡方案的重要性。他介绍，为了促进软硬件协同开发的顺畅进行，思尔芯的验证平台配备了丰富多样的外设子卡方案，这些方案不仅支持多种高速接口，还保证了性能的稳定性，从而大幅减轻了开发团队的工作负担，提升了调试效率，为SoC设计的精确性和可靠性奠定了坚实基础。目前，思尔芯已提供超过90种子卡和配件，覆盖主流应用领域，且经过市场的广泛验证，展现出极高的实用性。
此外，思尔芯还与包括Arm、RISC-V在内的众多架构生态伙伴建立了紧密的合作关系，通过深入洞察各类应用的实际需求，推动了IP的平台化进程，并成功实现了预集成（pre-integrated）和验证就绪（verification ready）的标准化子系统，这一举措极大地简化了设计流程，使得软件工程师、系统制造商和软件供应商能够更加高效地参与到芯片的开发中来。通过与这些合作伙伴的共同努力，思尔芯打造了一系列符合市场需求的高质量参考设计。
此次IIC Shenzhen 2024的成功举办，不仅为思尔芯提供了一个展示创新成果、交流行业经验的宝贵平台，更为整个IC设计行业搭建了一个共谋发展、共创未来的合作桥梁。思尔芯将以此次盛会为契机，继续深耕数字EDA领域，为推动中国乃至全球半导体产业的繁荣发展贡献智慧和力量。