Stratix IV内嵌DPA电路的基本结构分析

电子说

1.3w人已加入

描述

不论从哪个角度看,今天的现场可编程门阵列(FPGA),都显得“鹤立鸡群”,真是非常棒的器件。如果在这个智能时代,在这个领域,想拥有一技之长的你还没有关注FPGA,那么世界将抛弃你,时代将抛弃你。本公众号作者ALIFPGA,多年FPGA开发经验,所有文章皆为多年学习和工作经验之总结。

FPGA

StratixIV内嵌DPA电路的基本结构

Altera DPA电路特点如下。

可以放松高速接口对时钟到数据通道和数据通道之间对Skew的严格要求。

最高支持1.6Gbit/s应用。

专用硬件DPA 电路实现连续采样、时钟对齐等功能。

CDR为可选功能。

FPGA

AlteraStratix II DPA电路的性能指标.

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分