AXI STREAM FIFO如何设置双时钟

FPGA/ASIC技术

205人已加入

描述

简单说,一句话:使用 AXI STREAM FIFO,设置双时钟。

我是如何想到的: 解决异步时钟数据传输问题首选FIFO,而正好有一个AXI STREAM FIFO的 IP组件可以用,。

IP核的全称是: AXI4-STREAM FIFO

设置注意事项:一定要选择异步时钟,也就是双时钟,如下:

异步时钟

关于其他配置: TLAST 一般要选择的,作为边界界定。其他可以不选。深度不必太深,因为只起到穿越时钟区域的作用。

实例:

异步时钟

箭头处就是两个时钟M_AXIS_ACLK 是上游时钟,S_AXIS_ACLK是视频部分的时钟,比方我们用VGA 640*480的,时钟为25M。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分