ST MCU的 EMC 特性、设计策略、应用的 EMC设计指南

本文是意法半导体公司发布的关于其微控制器 EMC 设计指南的应用笔记，主要介绍了 EMC 相关定义、意法半导体微控制器的 EMC 特性、设计策略、应用的 EMC 指南以及结论等内容，旨在帮助应用设计者获得最佳 EMC 性能。
文档下载：ST微控制器EMC设计指南
*附件：an1709-emc-design-guide-for-stm8-stm32-and-legacy-mcus-stmicroelectronics.pdf

1. EMC 定义

• EMC ：系统在电磁干扰下正常工作且不干扰其他设备的能力。
• EMS ：器件对电气干扰和传导电气噪声的耐受能力，通过 ESD 和 FTB 测试衡量。
• EMI ：设备产生的传导或辐射电气噪声水平，包括传导发射和辐射发射。

2. 意法半导体微控制器的 EMC 特性

• 电磁敏感性（EMS）
  • 功能性 EMS 测试
    • 功能性静电放电测试（F_ESD 测试） ：对新微控制器每个引脚进行正极或负极单次放电测试，使用符合 IEC 61000 - 4 - 2 标准的 NSG 435 发生器，依据表 1 标准参考。
    • 快速瞬变脉冲群测试 ：通过电容耦合网络对微控制器电源线施加干扰，符合表 2 中 EN61000 - 4 - 4 / IEC 61000 - 4 - 4 标准，尖峰频率 5kHz，每 300ms 产生持续 15ms 突发尖峰（75 个尖峰）。
    • 严重性级别和类别 ：根据测试电压与 IEC 标准关系定义，如 ESD（IEC 61000 - 4 - 2）和 FTB（IEC 61000 - 4 - 4）测试电压对应不同严重性级别，同时根据 EN 50082 - 2 标准将 ESD 干扰下 MCU 行为分为 A、B、C、D 类，依据可接受限值和目标级别判断器件性能，相关信息在数据手册中按表 5、6 格式呈现。
  • 门锁（LU）
    • 静态闩锁（LU）测试 ：符合 EIA/JESD 78 IC 闩锁标准，通过电源过压和电流注入模拟过载，对 10 个部分进行测试，分为 A、B 两类，测试结果在数据手册中按表 7 格式呈现。
    • 动态闩锁（DLU）测试 ：在微控制器运行时评估对静电放电的闩锁敏感性，对 3 个样品每个引脚进行正负极放电测试，设置电源、振荡器等条件。
  • 绝对电气敏感性 ：评估元件对 ESD 导致破坏的耐受能力，使用自动 ESD 测试仪按标准（如 JESD22 - A114A/A115A）对引脚组合放电，样本大小与供电引脚数目有关，模拟人体模型（HBM）和充电器件模型（CDM），测试后在生产测试仪上确认参数符合数据手册。
• 电磁干扰（EMI）
  • EMI 辐射测试 ：符合 IEC 61967 - 2 标准，在 TEMCELL 或 GTEM 中测试，考虑芯片和封装影响，自 2015 年 12 月 14 日起测量频率范围上限从 1GHz 提高至 2GHz，测试板规格和频谱分析仪设置有相关要求（如表 8 所示）。
  • EMI 级别分类 ：基于 IEC61967 - 2 国际标准 - 附录 D - 3，用 2 个字母 + 1 个数字组合表示，根据 ST 经验定义各级别风险，测试结果在数据手册中按表 9 格式呈现。

3. ST MCU 设计策略和 EMC 特性

• 敏感性
  • 欠压复位（BOR） ：确保微控制器在安全工作区，VDD 低于阈值时进入复位状态，有迟滞级别避免振荡，可通过选项字节配置电压阈值，NRST 引脚在复位期间保持低电平，BOR 可选且可在无外部复位电路时使用。
  • 可编程电压检测器（PVD） ：类似 BOR，在电源受干扰时提前预警，通过与 VDD 比较生成中断，其阈值与 BOR 相关，可配置中断使能，根据电压上升时间不同，中断情况不同。
  • I/O 功能和属性
    • 静电放电和闩锁 ：CMOS 集成电路对高压静电敏感，可能造成永久损坏或闩锁，ST 通过布局和工艺解决方案降低影响，并对数组器件进行破坏性测试保证可靠性。
    • 保护接口 ：用户应实施硬件解决方案降低损坏风险，如低通滤波器和钳位二极管，但可能影响系统性能，数字 I/O 引脚有推挽和开漏输出等不同配置，内部电路含保护电路，模拟输入引脚复用器晶体管受电源影响需确认电压值。
• 发射
  • 内部 PLL ：部分微控制器有嵌入式可编程 PLL 时钟生成器，可与中等频率晶振配合提供高频率内部时钟，减少噪声发射，还可滤波 CPU 时钟。
  • 通用低功耗方法
    • 低功耗振荡器 ：通过限制振荡器驱动电流减少噪声发射，主时钟可由多振荡器模块（MO）的不同源生成，包括外部源、晶振或陶瓷谐振器、内部高频 RC 振荡器，各有优缺点和相应配置要求，部分微控制器有工艺补偿提高内部 RC 振荡器精度。
    • 内部调压器（适用于具有低功耗内核的 MCU） ：为内核供电，降低 CPU 供电电压并隔离内外供电，减少 EMI。
  • 输出 I/O 电流限制和边沿时间控制 ：内置输出缓冲区，控制切换速度平衡噪声和速度。

4. 基于 MCU 的应用的 EMC 指南

• 硬件
  • 优化后的 PCB 布局 ：减少走线和元件形成的天线数量，减小走线环路电感，可通过缩短和重叠走线、使用特定布线或封装方式实现，注意避免板过孔电感。
  • 供电滤波 ：电源回路去耦，采用星形接线分离回路，在 MCU 供电引脚附近放置去耦电容，不同电容用于不同频率滤波。
  • I/O 配置 ：不使用的 I/O 引脚配置为输出低电平，高速数字 I/O 和通信接口需注意上升 / 下降时间，可添加 RC 低通滤波器。
  • 屏蔽 ：根据干扰源类型选择屏蔽材料，静电场干扰选高导电屏蔽层，电磁场干扰选高磁导率屏蔽层，减少屏蔽层孔数量和尺寸，严重时在 MCU 下方植入接地板并移除插座。
• ESD 保护的处理预防措施 ：参考应用笔记 AN1181 获取详细程序。
• 固件 ：参考 ST 网站专用应用笔记 AN1015。
• EMC 相关机构的网站链接 ：提供 FCC、EIA、SAE、IEC、CENELEC、JEDEC 等机构网站链接。

5. 结论

开发微控制器应用时应尽早考虑 EMC 要求，ST 微控制器数据手册信息有助于选择元件，需采取硬件和固件预防措施优化 EMC 和系统稳定性。

6. EMC设计策略进行详细的整理和总结

意法半导体微控制器的 EMC 设计策略涵盖敏感性和发射两个方面，旨在提高微控制器在电磁环境中的稳定性和可靠性，同时降低其对其他设备的电磁干扰。以下是对这些策略的详细整理和总结：

敏感性设计策略

• 欠压复位（BOR）
  • 功能与原理 ：确保微控制器始终在安全工作区内运行。当 VDD 低于最低工作 VDD 时，微控制器可能无法正常工作，而 BOR 电路在 VDD 低于特定阈值（VIT + 或 VIT - ）时，会使微控制器进入复位状态，以防止不可预测行为。例如，当 VDD 上升时，低于 VIT + 时产生复位；当 VDD 下降时，低于 VIT 时产生复位。
  • 迟滞特性 ：设有多个迟滞级别，避免微控制器重启时发生振荡。这有助于稳定微控制器的复位过程，确保其在电源波动时能正确响应。
  • 配置方式 ：电压阈值可通过选项字节配置为低、中或高，以适应不同应用需求。
  • 复位引脚状态 ：在欠压复位期间，NRST 引脚保持低电平，允许 MCU 复位其他器件，同时也为外部复位电路提供了一种控制手段。
  • 优势与应用场景 ：BOR 功能使 MCU 在面对电源干扰时更加稳健，适用于对稳定性要求较高的应用场景，且在一定程度上可减少外部复位硬件的需求。
• 可编程电压检测器（PVD）
  • 功能概述 ：在电源受到外部噪声干扰时，提前预警并采取相应措施，确保微控制器行为安全，从而提升 EMS 性能。
  • 阈值与预警机制 ：PVD 阈值高于 BOR 值约 200mV，当 VDD 达到 PVD 阈值时，会生成中断，通知应用软件采取操作，如准备关闭应用或执行其他安全措施，直到电源恢复正常。
  • 中断特性 ：PVD 比较器输出通过实时状态位（PVDO）供应用软件读取，该位只读。中断的产生与电压上升时间（trv）有关，若 trv 不足特定 CPU 周期数，在达到 VIT+(PVD) 时可能不生成中断；若 trv 足够长，根据 PVD 中断使能的时机，可能收到一个或两个中断。
  • 与 BOR 的协同工作 ：与 BOR 协同工作，在电源波动时提供更精细的控制和保护，避免微控制器因电源问题出现异常。
• I/O 功能和属性
  • 静电放电和闩锁防护
    • 故障机制 ：CMOS 集成电路易受高压静电影响，可能导致薄氧化层击穿，造成电流泄漏或短路；同时，寄生双极型结构或可控硅整流器（SCR）意外开启会引发闩锁，导致过热损坏器件。
    • ST 的应对措施 ：在微控制器设计中采用布局和工艺解决方案降低 ESD 和闩锁影响，并按照内部质量保证标准对数组器件进行破坏性测试，以确保产品可靠性。
  • 保护接口设计
    • 硬件解决方案 ：尽管 ST 微控制器输入 / 输出电路已考虑 ESD 和闩锁问题，但在引脚暴露于非法电压和高电流注入的应用中，建议用户采用低通滤波器和钳位二极管等硬件解决方案，防止过载损坏。
    • 不同输出配置下的注意事项
      • 推挽输出 ：数字 I/O 引脚电路包含标准输入缓冲区和推挽配置的输出缓冲区，输出缓冲区 MOS 晶体管的二极管结构在非法电压条件下可能影响引脚行为，同时附加的 ESD 保护电路用于保护逻辑电路，但需注意其在正常工作模式下的影响。
      • 开漏输出 ：某些 I/O 引脚可设置为开漏输出，此时需注意外部线路电压高于 VDD 时可能通过二极管注入电流损坏器件，且在多引脚连接同一点时，应合理配置输出以避免电流争用。
    • 模拟输入引脚保护 ：模拟输入引脚内部电路包含数字 I/O 和模拟复用器，复用器晶体管受电源影响，需确保模拟电源和数字电源输入电压值正常，避免意外电流注入导致器件损毁。

发射设计策略

• 内部 PLL
  • 时钟生成与优化 ：部分微控制器内置可编程 PLL 时钟生成器，可使用标准 3 - 25MHz 晶振获取多种内部频率（最高几百 MHz），使微控制器能在使用中等频率晶振的同时，获得高频率内部时钟以提升系统性能。
  • 噪声减少机制 ：高频时钟源集成在芯片内部，减少了 PCB 走线和外部元件带来的潜在噪声发射，同时 PLL 网络对 CPU 时钟滤波，可抵御外部短时脉冲波干扰。
• 通用低功耗方法
  • 低功耗振荡器选择
    • 外部源 ：使用外部时钟源时，需用占空比约 50% 的时钟信号（方波、正弦波或三角波）驱动 OSC1 引脚，OSC2 引脚接地。
    • 晶振 / 陶瓷振荡器 ：优点是主时钟精度高，通过选项字节选择不同频率范围的振荡器，且谐振器和负载电容应靠近振荡器引脚以减小失真和稳定时间，在复位阶段不停止，以避免启动延迟。
    • 内部 RC 振荡器 ：经济高效但频率精度较低，处于个位数低 MHz 范围，两个振荡器引脚接地，不同批次间存在工艺变化差异，部分微控制器有工艺补偿（可调内部 RC）可将精度提高到 1%。
  • 内部调压器（适用低功耗内核 MCU）
    • 供电电压调节 ：从外部电源为内核供电，降低 CPU 供电电压，减少内核带来的 EMI。
    • 电源隔离 ：将 CPU 供电与 MCU 外部供电隔离开，进一步降低电磁干扰。
• 输出 I/O 电流限制和边沿时间控制 ：内置输出缓冲区，通过控制切换速度，在噪声和速度之间实现平衡，避免切换时产生寄生振荡，从而减少电磁发射。