基于FPGA的数字时钟设计

描述

本次的设计的数字钟思路描述如下,使用3个key按键,上电后,需要先配置数字时钟的时分秒,设计一个按键来控制数字时钟的时,第二个按键来控制数字时钟的分,本次设计没有用按键控制数字时钟的秒,原理一样,大家可以自己做拓展设计再使用一个按键控制数字时钟的,然后用第三个按键来控制数字时钟的运行。采取"Top to down"设计思想,分模块设计,由于本次设计比较简单,这里就没有设计总设计框架图,上面也大致描述了设计思路,给大家截取RTL级视图提供参考,具体设计如下:

数字时钟

附设计代码:(源码文件可从公众号内部获取) 总模块:

数字时钟

数字时钟

按键模块:

数字时钟

消抖模块:

数字时钟

数字时钟

数码管模块:

数字时钟

数字时钟

数字时钟

数字时钟

数字时钟

控制模块:

数字时钟

数字时钟

数字时钟

数字时钟

 

 

 

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分