第九届集创赛“紫光同创杯”赛题发布

2025年“第九届全国大学生集成电路创新创业大赛”(简称：集创赛)已战鼓奏响!作为中国高等教育学会全国高校竞赛榜单唯一入榜集成电路专业赛事，集创赛以服务产业发展需求为导向，以提升集成电路产业人才培养质量为目标，打造产学研用协同创新平台，将行业发展需求融入教学过程，提升在校大学生创新实践能力、工程素质以及团队协作精神，助力我国集成电路产业健康快速发展。

作为集创赛最热门赛道之一，“紫光同创杯”正带着全新的赛题，整装待发，再启新程!欢迎各高校师生加入我们，积极报名参加“紫光同创杯”赛道!相信，在这里，您将收获丰硕的成果，遇见更多的精彩!

2025集创赛日程

请登陆2025集创赛官网报名：http://univ.ciciec.com/

2025紫光同创杯赛题

一、杯赛赛题：基于紫光同创FPGA的创新应用系统

二、参赛组别：A组、B组

三、赛题背景

FPGA广泛应用在通信、工业控制、音视频等多个领域，基于FPGA能实现多种功能，如：通信协议的编解码、实时的采集与控制、音视频数字信号处理等，本赛题要求基于紫光同创FPGA实现以下三个方向中的一个，体现FPGA并行处理的优势，具体方向及相关说明见后文。

赛题方向一：基于紫光同创FPGA的机器人

1.技术背景：

机器人技术在工业制造、医疗、教育等领域发挥着重要作用，其关键技术包括实时运动控制、环境感知和智能交互。FPGA凭借高性能、低延迟的特点，可以显著提升机器人系统的实时性和效率，如：在工业产线上实现多个机器人的低延迟高精度协同控制;手术机器人中实现高精度低延迟的柔性操作;内窥镜中图像效果的实时增强及传输;无人机中的图像传输等。本赛题鼓励参赛者利用紫光同创FPGA为核心设计和实现一个机器人控制或感知系统。

2.赛题要求：

参赛者可根据兴趣选择实体机器人作为设计对象，要求充分体现FPGA处理的优势，或软硬件协同的能力，鼓励创新性和差异化设计，如：机器人、机器狗、机器小车、无人机、分拣机器、物流仓储机器人、柔性机器人、高精度低延迟工业机械臂等各类呈现形态。

涵盖机器人运动控制、环境感知等关键技术，同时考察FPGA的高性能并行计算能力。

任务设计贴近实际应用场景，结果可广泛应用于工业自动化等领域。

3.基础任务

(1)机器人运动控制

实现一个基于FPGA的运动控制系统，可以控制机器人的简单动作(如移动、转向、抓取等)。

设计PWM信号生成模块，用于控制伺服电机或步进电机，实现精准的速度和位置控制。

(2)传感器数据处理

使用FPGA采集和处理一个或多个传感器的数据(如红外、超声波或IMU)，实现环境感知功能。

(3)人机交互接口

实现基本的人机交互功能，例如通过按键、触摸屏或上位机控制机器人动作，并实时展示机器人状态信息。

4.进阶任务

(1)低延迟高精度反馈

能实现对环境的感知并作出反馈，如：如运动型机器人在高速运动时碰到障碍物能快速实现规避，并改变运动路线或调整运动姿态;柔性抓取机器人能快速感知被抓取物反馈

的力度并进行实时调整等，要求提供可量化的参数及阐述实现的原理：如感知的时间和反馈的时间及原理。

(2)感知与目标识别

通过FPGA处理摄像头采集的数据或激光雷达采集的数据，实现目标物理特性的检测或物体分类功能(如颜色识别、形状识别、路径规划、红外检测等)。

优化系统感知模块，使其在FPGA上运行具有更低的时延。

(3)多机器人协作

设计一个通信协议，使多个机器人能够通过有线或无线方式协作完成任务，例如共同移动一个物体或共享环境信息。

考虑通信的实时性和可靠性，设计冲突检测和协调机制。

提供机器人运行状态或和环境感知结果的直观可视化工具。

5.评分标准

赛题方向二：基于紫光同创FPGA的远程实验室

1.赛题要求：

充分发挥创意，设计一套以紫光同创FPGA为核心的远程实验教学系统，要求该系统能完成数字电路的远程教学及实验。可采用软硬件协同的方式，该系统能完成基础的数字电路教学，如流水灯、密码锁、VGA/HDMI图像显示、图像处理、交通灯等，该实验系统能将实验数据进行上传，能进行远程登录及管理等。

2.基础任务：

教学基础项目的开发：完成不低于5个数字电路基础实验，如：流水灯、按键、视频显示等;

FPGA的远程下载及代码固化：模拟JTAG，完成FPGA板卡的远程下载和固化;

3.进阶任务：

(1)教学高阶项目的开发

完成除5个基础实验以外的更多高阶实验内容，并提供完善的代码与文档;

进行远程调试，实时抓取波形。

(2)远程实验测试测量

设计示波器功能，能对远程实验系统控制的信号进行实时采集与分析。

(3)数字孪生

远程虚拟产生测试激励条件，并能和系统实际硬件一一对应，如远程操作按键、拨码开关等，并能将产生得到的实验现象进行回传;

完成远程信号发生器功能，能远程控制信号发生器产生信号并将该信号作为激励输入到实验系统;

通过远程摄像头(如ip camera等)实时观察实验系统运行状态，并能精准自动对焦观察实验现象。

系统框图如下：

注：

(1)PC可通过远程摄像头观察FPGA实验系统各模块的运行状态，远程摄像头可以通过MCU连接，也可以通过PC直连;

(2)FPGA的远程升级可采用内嵌MCU实现或外挂MCU实现、亦可使用FPGA实现;

(3)赛方提供JTAG升级的文档说明及参考的C语言代码。

4.评分标准：

赛题方向三：基于紫光同创FPGA的 IP Core开发

1.赛题要求：

要求采用紫光同创logos2系列的开发板，并使用Serdes接口(PCIE或者光纤接口的一种或者多种)，实现基于Serdes的IP Core协议，要求该IP有相应的产品形态及实际工程价值，诸如：JESD204B、CPRI、PCIE QDMA等，发挥创意、充分体现FPGA并行处理优势和紫光同创Serdes性能，优先推荐具有工程实践意义或具有创意的作品。

2.评分标准：

四、作品提交要求

方向一、方向二提交资料：

作品原理文档、PPT说明;

作品演示视频;

配套源码及说明;

方向三提交资料：

提交IP Core核心代码的原理文档;

逻辑资源使用报告及横向对比文档;

提供兼容性测试报告;

作品功能及兼容性演示视频;

配套IP Core的使用方法说明;

五、推荐学习资料

本书详细阐述了FPGA开发的各个方面，从基础原理到实际应用，从设计流程到开发工具的使用，力求为读者提供一套完整的学习和参考体系。通过阅读本书，读者不仅可以掌握紫光同创FPGA的核心技术，还能深入理解紫光同创FPGA在不同应用中的最佳实践，提升自身的开发能力和技术水平。

六、推荐板卡

1.盘古676系列开发板

盘古676系列开发板(MES2L676, 国产FPGA权威指南教材的配套板卡)，共有2款板卡：支持100k和200k两种逻辑规模，主控分别为：Logos-2 ：PG2L100H-6IFBG676和PG2L200H-

6IFBB676，底板兼容设计。板卡采用了核心板+扩展底板的结构，核心板与扩展底板之间使用高速板间连接器进行连接。主控和DDR3之间的数据传输时钟频率最高为533 MHz，2颗DDR3的数据位宽为32 bit，总的数据带宽最高到34112 Mbps(1066×32=34112)。

另外，MES2L676板卡带有8路HSSTLP高速串行收发器，每路的数据传输速率高达6.6 Gbps。MES2L676开发板预留了2路光纤接口、1路SMA高速收发接口、1路PCIe Gen2 ×4数据通信接口、1路HDMI收发接口、1路10/100/1000 Mbps的以太网接口，以及1组FMC LPC扩展接口(符合FMC接口规范，可用于外接FMC模块)。

2.盘古50开发板(MES50HP)

盘古50开发板(MES50HP)采用了核心板+扩展板的结构，核心板与扩展板之间使用高速板对板连接器进行连接。核心板主要由FPGA+2颗DDR3+Flash+电源及复位构成，承担了FPGA的最小系统运行及高速数据处理和存储的功能。

FPGA选用的是紫光同创40nm工艺FPGA(logos系列：PGL50H-6IFBG484);PGL50H 和 DDR3之间的数据交互时钟频率最高到400MHz，2颗DDR3的数据位宽为32bit，总数据带宽最高到25600 (800×32)Mbps，充分满足了高速多路数据存储的需求;另外PGL50HFPGA 带有4路HSST高速收发器，每路速度高达6.375Gb/s，非常适合用于光纤通信和PCIe 数据通信;电源采用多颗EZ8303(艾诺)来产生不同的电源电压。

底板为核心板扩展了丰富的外围接口, 预留HDMI收发接口用于图像验证及处理;预留的光纤接口、10/100/1000M以太网接口，PCIE接口，方便各类高速通信系统验证;预留了一个40pin的IO扩展连接器，方便用户在开发平台基础 上验证模块电路功能。

七、竞赛支持

紫光同创将提供一定数量的盘古676和盘古50开发板借用支持，参赛队伍可按需申请，每组队伍只能申请一套开发板。参赛队伍也可自主准备基于紫光同创FPGA芯片的开发板参赛。除此之外，紫光同创还联合小眼睛科技为杯赛队伍提供全程专业技术支持。欢迎各位同学加入紫光同创杯赛钉钉群(群号：96010014132)，与我们具体一起学习，共同进步!