TPS703xx 系列器件旨在为需要双输出电压稳压器的 TI DSP、处理器电源、ASIC、FPGA 和数字应用提供完整的电源管理解决方案。时序控制功能易于编程,使该系列非常适合任何具有电源时序要求的 TI DSP 应用。精度、快速瞬态响应、SVS 监控电路(上电复位)、手动复位输入和使能功能等差异化功能提供了完整的系统解决方案。
TPS703xx 系列稳压器提供极低的压差和双输出,具有上电顺序控制功能,主要为 DSP 应用而设计。这些器件具有低噪声输出性能,无需使用任何额外的滤波器旁路电容器,并且设计为具有快速瞬态响应,并在使用 47 μF 低 ESR 电容器时保持稳定。
*附件:tps703 用于分压系统的双输出、低压差电压调节器,带集成 SVS 数据表.pdf
这些器件具有固定的 3.3 V/2.5 V、3.3 V/1.8 V、3.3 V/1.5 V、3.3 V/1.2 V 和可调电压选项。稳压器 1 可支持高达 1 A 的电流,稳压器 2 可支持高达 2 A 的电流。单独的电压输入允许设计人员配置电源。
由于 PMOS 传输元件充当低阻值电阻器,因此压差非常低(稳压器 1 上通常为 160mV),并且与输出电流成正比。此外,由于 PMOS 传输元件是电压驱动器件,因此静态电流非常低,并且与输出负载无关(在整个输出电流范围内最大为 250 μA)。该 LDO 系列还具有休眠模式;向 EN(使能)施加高信号会关断两个稳压器,从而将 T 时的输入电流降低到 1 μA J = +25°C 的 10 个温度。
当 EN 引脚连接到低电平输入电压时,该器件使能。两个稳压器的输出电压在 V 处感应感官1和 V感官2引脚。
SEQ 引脚的输入信号控制两个稳压器的上电顺序。当设备启用且 SEQ 端子被拉高或保持打开状态时,V输出 2首先打开 V,然后打开 V输出 1保持关闭状态,直到 V输出 2达到其稳压输出电压的约 83%。当时 V输出 1处于打开状态。如果 V输出 2被拉至其稳压 V 的 83% 以下(即在过载条件下)输出 1已关闭。将 SEQ 端子拉低可反转上电顺序,并将 V输出 1首先打开。SEQ 引脚连接到内部上拉电流源。
对于每个稳压器,都有一个内部放电晶体管,用于在稳压器关闭(禁用)时对输出电容器放电。
PG1 引脚报告 V 处的电压条件 输出 1 .PG1 引脚可用于为稳压器 1 提供的电路实现 SVS (POR,或上电复位)。
特性
参数
方框图
TPS703xx 系列是一款专为分压系统设计的双输出低压差(LDO)电压调节器,集成了电源监控系统(SVS)。该系列提供多种电压选项,支持高达 1A 和 2A 的输出电流,适用于需要高性能电源管理的应用,如 DSP、ASIC、FPGA 和数字应用。
采用 24 引脚 PowerPAD™ TSSOP 封装,尺寸紧凑,适合高密度 PCB 布局。
全部0条评论
快来发表一下你的评论吧 !