TPS701xx 系列器件旨在为需要双输出电压稳压器的 TMS320 DSP 系列、处理器电源、ASIC、FPGA 和数字应用提供完整的电源管理解决方案。时序控制功能易于编程,使 TPS701xx 系列成为任何具有电源时序要求的 TMS320 DSP 应用的理想选择。差异化功能,如精度、快速瞬态响应、SVS 监控电路、手动复位输入和使能功能,提供了完整的系统解决方案。
TPS701xx 系列稳压器提供极低的压差和双输出,具有上电顺序控制功能,主要为 DSP 应用而设计。这些器件具有极低的噪声输出性能,无需使用任何额外的滤波器旁路电容器,并且设计为具有快速瞬态响应,并在使用 10μF 低 ESR 电容器时保持稳定。
*附件:tps701 用于分离 Vo 的双输出低压差 Vltg Reg,带 Pwr Up Sequencing 数据表.pdf
这些器件具有固定的 3.3V/2.5V、3.3V/1.8V、3.3V/1.5V、3.3V/1.2V 以及可调/可调电压选项。稳压器 1 可支持高达 500mA 的电流,稳压器 2 可支持高达 250mA 的电流。单独的电压输入允许设计人员配置电源。
由于 PMOS 器件充当低值电阻器,因此压差非常低(稳压器 1 上通常为 170mV),并且与输出电流成正比。此外,由于 PMOS 调整管是电压驱动器件,因此静态电流非常低,并且与输出负载无关(在整个输出电流范围内最大为 230μA)。该 LDO 系列还具有休眠模式;向 EN 施加高信号 (使能) 会关断两个稳压器,在 T 时将输入电流降低至 1μA J = +25°C 的 10 个温度。
当 EN 引脚连接到低电平输入电压时,该器件使能。两个稳压器的输出电压在 V 处感应感官1和 V感官2pins。
SEQ 引脚的输入信号控制两个稳压器的上电顺序。当设备启用且 SEQ 端子被拉高或保持打开状态时,V输出 2首先打开 V,然后打开 V输出 1保持关闭状态,直到 V输出 2达到其稳压输出电压的约 83%。当时 V输出 1处于打开状态。如果 V输出 2被拉低至 83% 以下(例如,过载情况),V输出 1已关闭。将 SEQ 端子拉低可反转上电顺序,并将 V输出 1首先打开。SEQ 引脚连接到内部上拉电流源。
对于每个稳压器,都有一个内部放电晶体管,用于在稳压器关闭(禁用)时对输出电容器放电。
PG1 引脚报告 V 处的电压条件 输出 1 ,可用于为稳压器 1 提供的电路实现 SVS。
特性
参数

TPS701系列是一款双输出低压差(LDO)电压调节器,专为需要分离电源电压(Vo)的DSP系统、处理器电源、ASIC和FPGA等数字应用设计。该系列器件支持可编程上电顺序控制,提供完整的电源管理解决方案。
TPS701系列采用20引脚PowerPAD™TSSOP封装,引脚包括使能输入(EN)、序列控制(SEQ)、电源良好输出(PG1)、复位输出(RESET)、手动复位输入(MR1、MR2)、电压感应/反馈(V SENSE1/FB1、V SENSE2/FB2)等。
全部0条评论
快来发表一下你的评论吧 !