西门子EDA亮相2025玄铁RISC-V生态大会

日前，“开放·连接” 2025 玄铁 RISC-V 生态大会在北京举行。西门子 EDA 携 Veloce CS 系列硬件辅助验证系统精彩亮相，为芯片开发者带来了高效、智能的验证方案。

01技术洞见：解读RISC-V验证之路

在大会主论坛上，西门子EDA全球副总裁、亚太区技术总经理Lincoln Lee (李立基)先生发表了主题演讲。结合自己在EDA行业三十余年的经验，Lincoln深度解析了RISC-V芯片验证的核心挑战：“RISC-V架构的灵活性是一把双刃剑，它带来了定制化的无限可能，但同时也让验证变得更加复杂。”

针对这些挑战，西门子EDA提供了一整套解决方案，以确保RISC-V芯片能够在更短时间内完成更严格的验证：

Formal 形式验证

利用Questa Formal Processor App，实现自动化RISC-V指令验证，确保100%功能覆盖率，降低设计缺陷风险。

Tessent Embedded Analytics

集成高压缩比的追踪和高性能调试模块，实现对系统软硬件行为的非入侵式监测，节省调试成本，提高芯片稳定性和可靠性。

软件前移（Shift-Left）策略

通过Veloce CS平台，开发者可在芯片流片前完成软件仿真，降低硬件调整成本，加速AI、汽车电子等复杂SoC的开发进程。

高效硬件加速仿真

Veloce Strato CS与Veloce proFPGA CS结合，提供从功能仿真到桌面级原型验证的全方位解决方案。

Lincoln总结道：“未来的芯片竞争，不仅仅是算力的比拼，更是生态的竞逐。只有整个产业链紧密合作，RISC-V才能真正实现跨越式发展。”他进一步引用了“水涨船高”的比喻，强调RISC-V的发展不仅依赖单个企业的技术突破，更需要整个生态系统的繁荣与合作，才能共同迎接计算新时代的挑战与机遇。

02Veloce CS：让RISC-V芯片验证更快、更强、更高效

在本次大会上，西门子EDA带来了Veloce CS硬件辅助验证系统，这是目前业内领先的验证加速平台，涵盖了三大核心产品：

Veloce Strato CS

高性能硬件加速仿真，使工程师能够更早发现设计缺陷，减少开发周期。

Veloce Primo CS

在维持和Veloce Strato CS的一致性（Congruency）的前提下，进一步的提升了3X的运行速度，支持大规模SoC设计，确保芯片在真实环境中的稳定性。

Veloce proFPGA CS

全球首个基于AMD Versal VP1902 FPGA的桌面原型验证方案，可灵活扩展FPGA资源，适用于超大规模SoC的验证。

Veloce CS系统不仅提供更快的验证速度，还具备跨平台一致性和模块化设计。在展会现场，西门子EDA成功演示了基于Veloce proFPGA和proFPGA CS的C907与C930 RISC-V多核原型验证系统。

C930是阿里巴巴最新发布的高性能服务器级处理器。作为唯一成功在该平台运行C930验证的厂商，西门子EDA的解决方案展现了强大的技术实力。

03探索前沿验证技术：西门子EDA展台亮点回顾

西门子EDA不仅在大会主论坛分享了前沿技术，还在展区搭建了“原型验证创新体验区”，让与会者近距离感受Veloce CS的强大能力。展台的四大核心演示吸引了众多工程师的关注：

C907原型验证演示

在Veloce proFPGA 平台上运行Alibaba C907处理器，结合Tessent Embedded Analytics/EA调试工具，以50MHz频率运行，展示高效的硬件调试能力。

C930服务器芯片验证

成功在Veloce proFPGA CS平台上实现C930处理器的验证，运行Drystone CPU基准测试，证明其在高性能计算领域的适用性。

自动分割工具体验

展示西门子EDA的自动分割工具如何优化FPGA资源分配，提高大规模RISC-V SoC设计的验证效率。

一对一技术咨询

资深工程师团队为客户提供个性化的原型验证解决方案咨询，解答SoC设计中的挑战。

展台展示部分，不仅体现了Veloce CS的核心能力，也让参会者直观体验到西门子EDA如何通过创新技术推动RISC-V生态系统的持续向前。

04未来展望：西门子EDA携手行业，共筑RISC-V生态

随着RISC-V架构的广泛应用，行业对高效验证工具的需求日益增长。西门子EDA凭借完整的硬件仿真和原型验证解决方案，已成为众多RISC-V芯片企业的首选合作伙伴。

在本次大会上，西门子EDA正式加入“无剑联盟”，该联盟旨在推动RISC-V产业的软硬件融合，共同构建更具竞争力的商业生态。作为EDA领域的领导者，西门子EDA将发挥自身技术优势，与行业伙伴携手，打造开放、协同、高效的RISC-V生态体系。

2025玄铁RISC-V生态大会的圆满落幕，不仅见证了技术的发展，更预示着整个行业迈向新阶段。西门子EDA将继续深耕技术创新，以Veloce CS为核心，助力全球RISC-V开发者加速芯片设计验证，推动行业向更高性能、更智能化的方向迈进。在这场技术浪潮奔涌向前的时代，西门子EDA愿与每一位开发者、每一家企业并肩同行，共赴RISC-V未来星辰大海。