概述
AD8342是一款高性能、宽带有源混频器,非常适合要求严格的接收通道应用,这些应用要求所有端口均具有宽带宽,并且交调失真和噪声系数极低。
AD8342的典型变频增益为3.7 dB,RF频率为238 MHz。集成的LO驱动器以低LO驱动电平提供50 Ω输入阻抗,有助于将外部元件数降至较少。
差分高阻抗宽带RF端口很容易与有源器件和无源滤波器接口。RF输入接受高达1.6 V峰峰值或8 dBm(相对于50 Ω,P1dB)的输入信号。
开集差分输出提供出色的平衡性能,可以与差分滤波器或中频放大器结合使用,例如 [AD8370],[AD8375],[AD8351],[AD8352]或[ADL5561]。利用匹配网络或平衡-非平衡变压器,也可以将这些输出转换为单端信号。当偏置到VPOS供电轨时,这些输出能够产生2 V峰峰值摆幅。
AD8342采用ADI公司专有的高性能SiGe IC工艺制造,提供16引脚LFCSP封装,工作温度范围为−40°C至+85°C,同时提供评估板。
数据表:*附件:AD8342有源接收混频器(低频至3GHz)技术手册.pdf
应用
特性
框图
引脚配置描述
典型性能特征
工作原理
AD8342 是一款有源混频器,针对射频输入频率范围为直流到 3.8GHz 进行了优化。它具有差分、高阻抗射频输入,可进行外部匹配。射频输入既可以单端驱动,也可以差分驱动。本振输入为单端 50Ω 输入。中频输出为差分、集电极开路输出。可通过外部电阻的值来调节混频器的最大电流,以优化增益、压缩和互调性能,或用于低功率操作。图 39 展示了转换器、混频器、本振缓冲器、射频电压 - 电流转换器、偏置单元和混频核心等基本模块。
射频电压到射频电流的转换是通过电阻性退化差分对实现的。要单端驱动该端口,必须将 RFCM 引脚交流接地,将 RFIN 引脚交流耦合到信号源。然后可以差分驱动射频输入。电压到电流转换器驱动四晶体管开关核心的发射极。该开关核心由放大的本振信号驱动。本地振荡器信号连接到本振输入。本振输入与外部本振信号之间有三个限幅增益级。第一级将单端本振驱动转换为良好平衡的差分驱动。差分驱动信号通过另外两个限幅增益级,这确保了在限制信号驱动的同时,仍能保持出色的动态范围和转换性能。这三个本振增益级的输出以本地振荡器频率的速率驱动混频核心内的四个晶体管。混频核心的输出直接取自其集电极开路端。集电极开路输出对中频呈现高阻抗。转换增益直接取决于呈现给这些开路集电极的阻抗。在特性描述中,通过 2:1 阻抗变压器向器件提供 100Ω 负载。
该器件还具备掉电功能。在 PWDWN 引脚施加逻辑低电平可使 AD8342 进入掉电模式。PWDWN 引脚置高电平时,器件恢复正常工作。掉电时的功耗低于 10mW。
混频器的偏置由来自 EXRB 引脚的外部电阻(RBIAS)设置。该电阻的值直接影响混频器核心的动态范围。此外部电阻绝不能低于 1.82kΩ。若使用低于 1.8kΩ 的电阻,可能会对器件造成永久性损坏。该电阻设置通过混频器核心的直流电流。此电阻的性能影响可在“典型性能特性”部分中查看。
如图 40 所示,中频输出引脚 IFOP 和 IFOM 直接连接到混频核心中 NPN 晶体管的集电极开路端,因此差分和单端阻抗相对较高,约为几 kΩ。为使 AD8342 混频器核心正常工作,需要在电源电压与这些输出引脚之间进行连接。
AD8342 有三个电源电压引脚:VPDC、VPMX 和 VPLO。这些引脚相互隔离,以尽量减少或消除可能导致杂散信号或降低互端口隔离的寄生耦合路径。因此,这些引脚中的每一个都必须良好旁路,并尽可能靠近 AD8342 进行去耦。
评估板
AD8342 有配套的评估板。该评估板通过巴伦变压器将中频输出端口配置为单端信号输出。评估板的原理图如图 61 所示,电路板布局图见图 65。

全部0条评论
快来发表一下你的评论吧 !