LT5526高线性度、低功率下变频混频器技术手册

概述
LT 5526 是一款专为诸如点对点数据传输、电缆基础设施和无线基础设施系统等高线性度应用而优化的低功率宽带混频器。 该器件包括一个用于驱动双平衡有源混频器内核的内部匹配高速 LO 放大器。 一个集成 RF 缓冲器放大器可提供超群的 LO-RF 隔离度。 RF 和 IF 端口能够容易地与诸多频率相匹配，以满足各种应用的要求。

LT5526 为无源混频器提供了一种高性能的替代方案。 与具有转换损耗且需要高 LO 驱动电平的无源混频器不同，LT5526 可在低得多的 LO 输入电平条件下提供转换增益，而且对 LO 功率电平变化的敏感度也低得多。
数据表：*附件：LT5526高线性度、低功率下变频混频器技术手册.pdf

应用

• 点对点数据通信系统
• 无线基础设施
• 电缆下行链路基础设施
• 高线性度接收器应用
  特性
• 工作频率高达 2GHz
• 宽带 RF、LO 和 IF 操作
• 高输入 IP3：在 900MHz 时为 +16.5dBm
• 典型转换增益：在 900MHz 时为 0.6dB
• SSB 噪声指数：在 900MHz 时为 11dB
• 片上 50Ω LO 匹配
• 集成 LO 缓冲器：-5dBm 驱动电平
• 高 LO-RF 和 LO-IF 隔离
• 低电源电流：28mA (典型值)
• 使能功能
• 单 5V 电源
• 16 引脚 QFN (4mm×4mm) 封装

典型应用

DC电气特性

典型交流性能特征

引脚功能

• NC（引脚1、4、8、13、16） ：内部未连接。为提升本振到射频以及本振到中频的隔离性能，这些引脚应在电路板上接地。
• RF + 、RF -（引脚2、3） ：射频信号差分输入引脚。需用差分信号驱动这些引脚。每个引脚必须连接到能够吸收7.5mA（总计15mA）直流偏置电流的直流地。可通过巴伦的中心抽头或并联电感来实现此直流偏置电流回路。需要进行阻抗变换，以使射频输入匹配50Ω（或75Ω）。
• EN（引脚5） ：使能引脚。当输入电压高于3V时，通过引脚6、7、10和11供电的混频器电路被启用。当输入电压低于0.3V时，所有电路均被禁用。使能引脚典型输入电流在EN = 5V时为55μA ，EN = 0V时为0.01μA。
• VCC1（引脚6） ：本振缓冲器电路电源引脚。典型电流消耗为11mA。该引脚应与其他VCC引脚外部相连，并使用100pF和0.01μF电容去耦。
• VCC2（引脚7） ：偏置电路电源引脚。典型电流消耗为2.5mA。该引脚应与其他VCC引脚外部相连，并使用100pF和0.01μF电容去耦。
• GND（引脚9、12） ：接地引脚。这些引脚内部连接到裸露焊盘，以增强隔离效果。它们应连接到电路板上的地，尽管并非用于替代通过封装背面触点进行的主接地连接。
• IF - 、IF +（引脚10、11） ：中频信号差分输出引脚。可能需进行阻抗变换以匹配输出。这些引脚必须通过阻抗匹配电感、射频扼流圈或变压器中心抽头连接到VCC。
• LO - 、LO +（引脚14、15） ：本地振荡器信号差分输入引脚。本振输入在内部匹配至50Ω；但由于这些引脚内部偏置约为1.7V直流，因此需要外部隔直电容。本振既可以用单端信号源驱动，同时将未使用的输入引脚通过隔直电容接地。
• 裸露焊盘（引脚17） ：整个芯片的电路接地返回端。必须焊接到印刷电路板接地层。

框图

测试电路

应用信息

LT5526 由一个双平衡混频器、射频缓冲放大器、高速限幅本振缓冲器以及偏置/使能电路组成。这款芯片针对射频输入信号达 2GHz、本振信号达 2.5GHz 的下变频应用进行了优化。通过适当匹配，中频输出可在 0.1MHz 至 1GHz 的频率范围内进行调谐。在更宽的输入频率范围内也可运行，不过性能会有所下降。

射频、本振和中频端口均为差分端口，尽管本振端口在内部已匹配用于单端驱动（带有外部隔直电容）。LT5526 已针对使用单端本振驱动的情况进行了特性表征和生产测试。既可以使用低边本振注入，也可以使用高边本振注入。

射频输入端口

图 3 展示了内部射频输入电路的简化示意图以及一个 900MHz 应用的外部阻抗匹配元件示例。每个射频输入引脚需要一个能够处理 7.5mA 电流的直流接地回路。直流接地可通过输入变压器（T1）的中心抽头实现，如图所示，也可通过从引脚 2 和 3 连接到地的匹配电感或偏置扼流圈来实现。

低通阻抗匹配网络用于将引脚 2 和 3 处的差分输入阻抗转换为巴伦输出的最佳值，如图 3 和图 4 所示。为辅助匹配，表 1 列出了几个射频频率下引脚 2 和 3 处的差分输入阻抗和反射系数。以下示例展示了如何为射频输入设计低通阻抗变换网络。

根据表 1，900MHz 时的差分输入阻抗为：
。8.41Ω 的电抗分为两部分，在 31.3Ω 内部负载电阻两侧各有一半，如图 4 所示。匹配网络由额外的外部串联电感和一个与所需源阻抗（此例中为 50Ω）并联的电容（C1）组成。外部电容和电感的计算方式如下：