LTC6952具有11个输出并支持JESD204B/JESD204C协议的超低抖动、4.5GHz PLL技术手册

概述
LTC6952 是一款高性能、超低抖动 JESD204B/C 时钟生成和分配 IC。该器件包括一个锁相环 (PLL) 内核，由基准分频器、具有锁相指示器的相位频率检波器 (PFD)、超低噪声充电泵和整数反馈分频器构成。LTC6952 的 11 个输出可配置为最多 5 个 JESD204B/C subclass 1 器件时钟/SYSREF 对以及一个通用输出，或者就是 11 个面向非 JESD204B/C 应用的通用时钟输出。每个输出都有自己的可单独编程分频器和输出驱动器。所有输出也可以采用单独的粗略半周期数字延迟和精细模拟时间延迟实现同步，并设定为精确的相位对齐。

对于需要 11 个以上总输出的应用，可以使用 EZSync 或 ParallelSync 同步协议将多个 LTC6952 连接在一起。
数据表：*附件：LTC6952具有11个输出并支持JESD204B JESD204C协议的超低抖动、4.5GHz PLL技术手册.pdf

应用

• 高性能数据转换器时钟
• 无线基础设施
• 测试和测量

特性

• JESD204B/C，子类 1 SYSREF 信号生成
• 低噪声整数 N PLL
• 附加输出抖动 < 6fsRMS
  • （集成带宽 = 12kHz 至 20MHz，f = 4.5GHz）
• 附加输出抖动 65fsRMS (ADC SNR 方法)
• EZSync ^™^ 、ParallelSync^™^ 多芯片同步
• –229dBc/Hz 归一化带内相位本底噪声
• –281dBc/Hz 归一化带内 1/f 噪声
• 11 个独立低噪声输出，具有可编程粗数字延迟和精细模拟延迟
• 灵活的输出可以用作套件时钟或 SYSREF 信号
• 基准输入频率达 500MHz
• LTC6952Wizard^™^ 软件设计工具支持
• 工作结温范围为 –40ºC 至 125°C

典型应用

引脚图

框图

时序图

应用电路