AD9574以太网 千兆以太网时钟发生器技术手册

概述
AD9574具有多路输出时钟发生器功能，内置专用锁相环(PLL)内核，针对以太网和千兆以太网线路卡应用进行了优化。 整数N PLL设计基于ADI公司成熟的高性能、低抖动频率合成器产品系列，确保实现高的网络性能。 AD9574还适合要求低相位噪声和抖动性能的其他应用。
数据表：*附件：AD9574以太网 千兆以太网时钟发生器技术手册.pdf

配置AD9574以用于特定应用时，只需将外部上拉或下拉电阻连接到适当的引脚编程读取器引脚(PPRx)即可。 通过这些引脚可以控制内部分频器，以建立所需的频率转换、时钟输出功能和输入参考功能。 将外部19.44 MHz或25 MHz振荡器连接到参考输入REF0_P/REF0_N和REF1_P/REF1_N或其中之一时，便可得到PPRx引脚规定的一组输出频率。 将稳定的时钟源(8 kHz/10 MHz/19.44 MHz/25 MHz/38.88 MHz)连接到监控器时钟输入时，可选监控器电路便可提供REF0或REF1的服务质量(QoS)状态。

PLL部分由低噪声鉴频鉴相器(PFD)、精密电荷泵(CP)、部分集成环路滤波器(LF)、低相位噪声电压控制振荡器(VCO)、反馈分频器和输出分频器组成。 分频器值取决于PPRx引脚。 集成环路滤波器只要求将单个外部电容连接到LF引脚。

AD9574采用48引脚7 mm × 7 mm LFCSP封装，只需3.3 V单电源， 工作温度范围为−40°C至+85°C。

应用

• 以太网线路卡、交换机和路由器
• SATA 和 PCI Express
• 低抖动、低相位噪声时钟产生

特性

• 冗余输入参考时钟功能
• 参考监控功能
• 全集成式VCO/PLL内核
• 抖动(rms)
  0.234 ps rms抖动（10 kHz至10 MHz，156.25 MHz时）
  0.243 ps rms抖动（12 kHz至20 MHz，156.25 MHz时）
• 输入频率： 19.44 MHz或25 MHz
• 预设频率转换
  • 采用19.44 MHz输入参考
    19.44 MHz、38.88 MHz、77.76 MHz、155.52 MHz
  • 采用25 MHz输入参考
    25 MHz、33.33 MHz、50 MHz、66.67 MHz、80 MHz、100 MHz、125 MHz、133.3 MHz、156.25 MHz、160 MHz、312.5 MHz

框图

引脚配置描述

典型性能特征

操作理论

图20展示了AD9574的框图。AD9574可接收19.44 MHz或25 MHz的参考时钟（REF0_x和/或REF1_x输入）。它还支持0.08 MHz、10 MHz、19.44 MHz、25 MHz或38.88 MHz的监控器时钟输入（MCLK_x输入）。监控器时钟作为器件内部参考频率的稳定频率参考。输入接收器可提供差分或单端输入配置。

AD9574可提供多达六个输出通道时钟（OUT0至OUT6）。OUT0和OUT1通道提供REF0或REF1通道频率的复制，或通过OUT2至OUT6通道实现频率加倍。OUT2至OUT6通道通过集成锁相环（PLL）和分频器链提供各种输出频率。输出时钟驱动器可提供多种模式，包括LVDS、HSTL、HCSL、1.8 V CMOS和3.3 V CMOS，不过并非所有模式在每个输出上都可用。

集成锁相环可实现必要的频率转换。锁相环输入端的分频器模块由一个×2乘法器、一个二分频器和一个乘法器组成，配置为实现图20中可能的分频值（1/2、1、1/5、2或5）。

PPRx引脚

AD9574利用七个PPRx引脚对器件进行配置。内部电路会扫描PPRx引脚，以确定电阻终端情况，并相应地配置器件。PPRx引脚扫描会在加电或复位序列（即POWER_ON_RESET (POR)部分）期间自动进行，或在RESET引脚置位后进行。

每个PPRx引脚可控制特定功能或功能模块内的器件（见图19）。功能模块的配置取决于相应PPRx引脚的扫描状态。扫描基于外部上拉或下拉电阻（最大10%容差）设置的七个可能状态之一。