AD9553灵活的时钟转换器，适合GPON、基站、SONET/SDH、T1/E1和以太网应用技术手册

概述
AD9553是一款基于锁相环(PLL)的时钟转换器，针对无源光纤网络(PON)和基站的需要而设计。该器件采用整数N分频PLL来支持适用的频率转换要求。用户通过REFA和REFB输入提供最多两路单端输入参考信号或一路差分输入参考信号。该器件允许用户将一个25 MHz晶振连接到XTAL输入，因而支持保持应用。

AD9553是引脚可编程器件，提供从15个可能的输入频率到51个可能的输出频率对（OUT1和OUT2）的标准输入/输出频率转换矩阵。该器件还有一个三线式SPI接口，用户可以通过该接口自定义设置输入与输出频率转换。

虽然AD9553严格按照CMOS工艺制造，但其输出与LVPECL、LVDS或单端CMOS逻辑电平兼容。

工作温度范围为−40°C至+85°C。
数据表：*附件：AD9553灵活的时钟转换器，适合GPON、基站、SONET SDH、T1 E1和以太网应用技术手册.pdf

应用

• 高频VCXO、OCXO和SAW谐振器的高性价比替代产品
• 极其灵活的频率转换，适合SONET/SDH、Gb以太网、光纤通道、DRFI/DOCSIS和PON/EPON/GPON
• 无线基础设施
• 测试与测量（包括手持式设备）

特性

• 输入频率范围：8 kHz至710 MHz
• 输出频率最高达810 MHz
• 预设的引脚可编程频率转换比支持常见的有线和无线频率应用，包括xDSL、T1/E1、BITS、SONET和以太网。
• 通过SPI端口设置任意频率转换比
• 片内VCO
• 接受适合保持应用的晶振输入
• 两路单端（或一路差分）参考输入
• 两路时钟输出（可独立编程为LVDS、LVPECL或CMOS）
• 三线式SPI兼容型编程接口
• 3.3 V单电源
• 极低功耗：<450 mW（大部分条件下）
• 欲了解更多特性，请参考数据手册

引脚配置描述

典型性能特征

操作理论

AD9553最多可接收两个输入参考时钟，即REFA和REFB。两条输入时钟路径均包含一个可选的5分频（÷5）预分频器和一个14位可编程除法器。此外，用户可以将器件编程为通过单个时钟（而非两个单端输入时钟）以差分串行I/O模式运行。在差分操作模式下，REFB路径为反向。

AD9553还设有一个专用的XTAL输入，可直接连接一个可选的25MHz晶体谐振器。这为在输入参考信号失效时提供了备用时钟信号。XTAL时钟路径包含一个固定的2倍频乘法器和一个14位可编程除法器。

AD9553包括一个切换控制模块，可在参考时钟出现故障时自动处理从REFA到REFB（或反之）的切换。如果REFA和REFB均失效，该控制模块会自动进入保持模式，通过选择XTAL时钟信号（假设存在晶体谐振器连接到XTAL输入）来维持时钟输出。

一般来说，出现在时钟乘法器输入处的时钟信号（见图27）以与PLL输入相同的频率运行（见图27）。因此，PLL将时钟乘法器选择的信号转换为频率范围在3.35GHz至4.05GHz之间的信号，具体取决于反馈分频器（N）的值。VCO预分频器（P_{o}）将VCO输出频率按整数因子5至11进行降低，从而得到305MHz至810MHz范围内的中间频率。

10位的**P_{n}和P_{o}除法器可进一步降低P_{o}**输出频率，以分别在OUT1和OUT2产生最终的输出时钟频率。

因此，从参考输入到输出的频率转换比取决于÷5预分频器的选择；2倍频乘法器；三个R除法器的值；N除法器；以及P_{n}、**P_{o}和P_{reconfig}**除法器的值。这些参数通过Ax和Yx引脚的预配置分频器设置自动设定（见“预设频率”部分）。或者，用户可以通过串行I/O端口（见“串行控制端口”和“寄存器映射”部分）对这些寄存器进行编程，使器件能够适应自定义的频率转换比。

预设频率

频率选择引脚（A3至A0和Y5至Y0）允许用户根据引脚逻辑状态（见图27），通过硬件设置器件的预设输入和输出频率。引脚接地或连接到逻辑0或逻辑1，分别进行解码。

要访问器件的默认串行端口或SPI端口，用户必须将Y5至Y0引脚设置为000000，将A3至A0引脚设置为0000。这样会使引脚12至引脚14用作SPI端口控制引脚，而非输出模式控制引脚（见“输出驱动器模式控制”部分）。请注意，选择SPI模式时，用户必须将寄存器0x032的第0位写为逻辑1，将寄存器0x030和寄存器0x034写为逻辑0，以设置OUT1和OUT2模式控制位（见图31和“输出驱动器模式控制”部分）。