AD9522-4 12路LVDS/24路CMOS输出时钟发生器,集成1.6 GHz VCO技术手册

描述

概述
AD9522-4提供多路输出时钟分配功能,具有亚皮秒级抖动性能,并且片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为1.4 GHz至1.8 GHz。也可以使用最高2.4 GHz的外部3.3 V/5 V VCO/VCXO。

AD9522串行接口支持SPI和I^2^C®端口。封装内EEPROM可以通过串行接口进行编程,存储用于上电和芯片复位的用户定义寄存器设置。
数据表:*附件:AD9522-4 12路LVDS 24路CMOS输出时钟发生器,集成1.6 GHz VCO技术手册.pdf

AD9522具有12路LVDS输出(分为四组)。任一路800 MHz LVDS输出均可重新配置为两路250 MHz CMOS输出。

每组输出均具有一个分频器,其分频比(从1至32)和相位(粗调延迟)均可以设置。

AD9522提供64引脚LFCSP封装,可以采用3.3 V单电源供电。外部VCO的工作电压最高可达5.5 V。

AD9522的额定工作温度范围为−40°C至+85°C标准工业温度范围。

AD9520-4是AD9522-4的等效产品,采用LVPECL/CMOS驱动器而非LVDS/CMOS驱动器。

^1^AD9522在本数据手册中泛指AD9522系列的所有器件。但是,使用AD9522-4时,它仅指AD9522系列的该特定器件。

应用

  • 低抖动、低相位噪声时钟分配
  • SONET、10Ge、10G FC和其它10 Gbps协议的时钟产生和转换
  • 前向纠错(G.710)
  • 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
  • 高性能无线收发器
  • 自动测试设备(ATE)和高性能仪器仪表
  • 宽带基础设施

框图
pll

引脚配置描述
pll

pll

pll

片上VCO

AD9522集成了一个片上VCO,其频率范围见表2。校准程序可确保VCO在所需频率附近稳定运行。必须先校准VCO,再设置PLL环路。此外,每次VCO频率发生变化时,都要将其校准到标称值。不过,一旦校准完成,VCO在很宽的温度和电压范围内都能稳定运行,无需额外校准。有关更多信息,请参见“VCO校准”部分。

为了在这个VCO覆盖的宽频率范围内进行调谐,需要使用调谐范围。校准程序会选择相应的范围,以实现所需的VCO频率。有关更多校准部分的信息,请参见“VCO校准”。

片上VCO由片上低压差(LDO)线性稳压器供电。LDO可在一定程度上隔离VCO电压的变化,使电源电压电平相对稳定。必须通过220 nF电容将BYPASS引脚连接到地,以确保稳定性。这款LDO采用了亚德诺半导体(Analog Devices, Inc.)的anyCAP™系列稳压器技术,对所用电容类型不敏感。不支持从BYPASS引脚驱动外部负载。

使用外部VCO/VCXO时,可将BYPASS和LF引脚悬空。图41展示了这种配置。

PLL外部环路滤波器

使用外部VCO时,外部环路滤波器必须以BYPASS引脚为参考点,以实现最佳噪声性能和稳定性。图40展示了使用内部VCO的PLL的外部环路滤波器示例。必须根据VCO的KVCO、PFD的电荷依赖性、CP电流、期望的环路带宽以及期望的相位裕度来计算环路滤波器。环路滤波器会影响相位噪声、锁定建立时间和环路稳定性。了解PLL理论有助于理解环路滤波器的设计。ADIsimCLK可根据应用要求帮助计算环路滤波器。

使用外部VCO时,外部环路滤波器必须以地为参考点。图41展示了使用外部VCO的PLL的外部环路滤波器示例。
pll

图40. 使用内部VCO的PLL的外部环路滤波器示例
pll

图41. 使用外部VCO的PLL的外部环路滤波器示例

图42和图43分别展示了用于生成图30和图31中曲线的典型PLL环路滤波器。
pll

图42. 用于时钟生成的典型PLL环路滤波器
pll

图43. 用于时钟净化的典型PLL环路滤波器

PLL参考输入

AD9522具有灵活的PLL参考输入电路,支持全差分输入、两个独立的单端输入,或采用片上稳幅放大器的16.62 MHz至33.33 MHz晶体振荡器。可选的参考时钟倍频器可用于将PLL参考频率加倍。差分和单端输入均为自偏置,便于交流或直流耦合信号输入。

必须专门启用差分或单端参考输入。默认情况下,所有PLL参考输入均处于关闭状态。

差分输入和单端输入共用引脚REFIN (REF1) 和 overline{text{REFIN}} (REF2)。所需的参考输入类型由寄存器0x01C选择和控制(见表49和表53)。

选择差分参考输入时,自偏置电平会使两端略微偏移(约 -100 mV,见表2),以防止参考信号缓慢或丢失时缓冲器出现抖动。这会增加驱动器所需的电压摆幅,可通过交流耦合LVDS或交流耦合LVPECL信号来克服这种偏移。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分