AD9552振荡器频率上变频器技术手册

概述
AD9552是一款小数N分频、基于锁相环(PLL)的时钟发生器，专为取代高频晶体振荡器和谐振器而设计。该器件采用Σ-Δ调制器(SDM)来处理小数频率合成。用户将单端时钟信号直接与REF引脚相连，或者在XTAL引脚上连接一个晶体谐振器，即可提供输入参考信号。
数据表：*附件：AD9552振荡器频率上变频器技术手册.pdf

AD9552为引脚可编程器件，根据8种常用输入频率的其中一种频率，可提供64种标准输出频率中的一种频率。该器件还有一个三线式SPI接口，用户可以通过该接口自定义设置输入与输出频率比。

AD9552需用外部电容来构成PLL的环路滤波器。虽然AD9552严格按照CMOS工艺制造，但其输出与LVPECL、LVDS或单端CMOS逻辑电平兼容。

额定工作温度范围为−40°C至+85°C工业温度范围。

应用

• 高频VCXO、OCXO和SAW谐振器的高性价比替代产品
• 极其灵活的频率转换，低抖动，适合SONET/SDH（包括FEC）、10-Gb以太网、光纤通道和DRFI/DOCSIS
• 高清视频频率转换
• 无线基础设施
• 测试与测量（包括手持式设备）

特性

• 将低频输入参考信号转换为高频输出信号
• 输入频率范围：6.6 MHz至125 MHz
• 输出频率最高达900 MHz
• 预设引脚可编程频率转换比
• 通过SPI端口设置任意频率转换比
• 片内VCO
• 晶体谐振器和/或外部振荡器可作为基准频率源
• 欲了解更多特性，请参考数据手册

基本框图

引脚配置描述

典型性能特征

工作原理

图19. 详细功能框图

预设频率比

频率选择引脚（A[2:0]和Y[5:0]）允许用户根据引脚逻辑状态（见图19），硬连线设置器件的预设输入和输出分频器值。逻辑引脚接地或接XTAL，分别表示逻辑0或逻辑1，进行解码。可使用串行I/O端口更改预设值中的分频器值，这些预设值由A[2:0]和Y[5:0]引脚提供。

A[2:0]引脚选择八种输入参考频率之一（见表9）。用户通过将单端时钟信号连接到REFIN引脚，或在XTAL两端连接晶体谐振器，为AD9522提供输入参考频率。如果A[2:0]引脚选择10 MHz、12 MHz、16 MHz、19.20 MHz、19.44 MHz或20.00 MHz，AD9522会在内部将输入频率加倍。或者，如果寄存器0x1D[2]设置为1，输入也会加倍。

表9. 输入参考频率选择引脚

Y[5:0]引脚选择合适的反馈和输出分频器，以合成输出频率（见表10）。表10中提供的输出频率是精确值，即显示的小数位数足以保持全精度。在小数表示法不实用的情况下，使用整数乘法器。

VCO和输出频率会根据所用参考频率与表9中指定频率的比值进行偏移。注意，VCO频率必须保持在表1中规定的最小和最大范围内。通常，VCO频率范围的选择以及增益调整是器件自动VCO校准过程的一部分，该过程在上电（或复位）时启动。但是，如果用户通过SPI接口更改VCO频率范围，应首先启用SPI对VCO校准的控制（寄存器0x0E[2] = 1），然后向校准VCO位（寄存器0x0E[7]）写入1，以启动强制VCO校准。