AD9517-2 12路输出时钟发生器，集成2.2GHz VCO技术手册

概述
AD9517-2提供多路输出时钟分配功能，具有亚皮秒级抖动性能，并且片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为2.05 GHz至2.33 GHz。也可以使用高达2.4 GHz的外部VCO/VCXO。
数据表：*附件：AD9517-2 12路输出时钟发生器，集成2.2GHz VCO技术手册.pdf

AD9517-2具有出色的低抖动和相位噪声特性，可极大地提升数据转换器的性能，并且也有利于其它相位噪声和抖动要求严苛的应用。

AD9517-2具有四路LVPECL输出（分为两对）和四路LVDS输出（分为两对）。可以将每路LVDS输出重新配置为两路CMOS输出。LVPECL输出的工作频率达1.6 GHz，LVDS输出的工作频率达800 MHz，CMOS输出的工作频率达250 MHz。

对于需要额外输出的应用，可使用AD9520和AD9522，二者具有晶振基准电压输入、零延迟或用于启动时自动配置的EEPROM。此外，AD9516和AD9518特性与AD9517相似，但输出组合不同。

每对输出均有分频器，其分频比和粗调延迟（或相位）均可以设置。LVPECL输出的分频范围为1至32。LVDS/CMOS输出的分频范围最高可达1024。

AD9517-2提供48引脚LFCSP封装，可以采用3.3 V单电源供电。将电荷泵电源(VCP)与5V电压相连时，可以使用外部VCO，它需要更宽的电压范围。独立的LVPECL电源可以为2.5 V至3.3 V（标称值）。

AD9517-2的额定工作温度范围为−40°C至+85°C工业温度范围。

应用

• 低抖动、低相位噪声时钟分配
• 10/40/100 Gb/s网络线路卡，包括SONET、同步以太网、OTU2/3/4
• 前向纠错(G.710)
• 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
• 高性能无线收发器
• 自动测试设备(ATE)和高性能仪器仪表

特性

• 低相位噪声锁相环(PLL)
  片内VCO的调谐频率范围为2.05 GHz至2.33 GHz
• 可选外部VCO/VCXO，最高达2.4 GHz
• 1路差分或2路单端参考输入
• 参考监控功能
• 自动恢复和手动参考
  切换/保持模式
• 支持最高250 MHz的LVPECL、LVDS或CMOS基准
• 可编程PFD路径延迟
• 可选数字或模拟锁定检测
• 可以将每路LVDS输出重新配置为两路250MHz CMOS输出
• 2对1.6 GHz LVPECL输出
  每对输出共用1至32分频器和粗调相位延迟
  加性输出抖动：225 fs均方根值
  通道间偏斜成对输出小于10 ps
• 2对800 MHz LVDS时钟输出
  每对输出共用两个1至32级联分频器和粗调相位延迟
  加性输出抖动：275 fs均方根值
  可以精调每路LVDS输出的延迟(Δt)
• 上电时所有输出自动同步
• 提供手动输出同步
• 采用48引脚LFCSP封装

框图

时序图

引脚配置描述

典型性能特征

详细框图

LVPECL输出

LVPECL 差分电压（Voo）可在 -400 mV 至 -600 mV 之间选择（见寄存器 0x0F0[3:2] 至寄存器 0x0F5[3:2] ）。LVPECL 输出有专用的电源引脚（VS_LVPECL ），可由 2.5 V 至 3.3 V 供电。

LVPECL 输出电压可设置为同相或反相，这样无需改变电路板布局，就能在应用中调整输出的相对极性。每个 LVPECL 输出可根据需要进行关断或上电。由于 LVPECL 输出级的结构，存在电气过载和击穿的可能性，因此 LVPECL 输出具有多种掉电模式。这包括一种安全掉电模式，该模式持续保护输出器件，同时将功耗降至最低。如果 LVPECL 输出引脚端接，建议采用安全掉电模式。如果引脚悬空（即未连接），完全掉电模式即可。

LVDS/CMOS输出（OUT4 至 OUT7 ）

OUT4 至 OUT7 可配置为 LVDS 差分输出，或一对单端 CMOS 输出。LVDS 输出允许输出电流在约 1.7 mA 至 7 mA 之间选择。

LVDS 输出极性可设置为同相或反相，这样无需改变电路板布局，就能在应用中调整输出的相对极性。每个 LVDS 输出若无需节省功耗，可进行关断。

OUT4 至 OUT7 也可用作 CMOS 输出。每个 LVDS 输出可配置为两个 CMOS 输出，这样最多可有八个 CMOS 输出：OUT4A、OUT4B、OUT5A、OUT5B、OUT6A、OUT6B、OUT7A 和 OUT7B。当某个输出配置为 CMOS 时，CMOS 输出 A 会自动开启，CMOS 输出 B 可根据 CMOS 输出的相对极性（也可参考表 57、寄存器 0x140[7:5]、寄存器 0x141[7:5]、寄存器 0x142[7:5] 和寄存器 0x143[7:5] 进行选择）开启或关闭。

每个 LVDS/CMOS 输出可根据需要关断以节省功耗。CMOS 输出的电源由控制 LVDS 掉电的同一引脚控制，但此掉电控制会影响 CMOS 输出 A 和 CMOS 输出 B。不过，当 CMOS 输出 A 上电时，CMOS 输出 B 可单独开启或关闭。

复位模式

AD9517 有多种方式可使芯片进入复位状态，将所有寄存器恢复为默认值，并使相关设置生效。

上电复位（V 上电时的启动条件）

当 V 电源接通时，会发出上电复位（POR）信号。这会将芯片初始化为由默认寄存器设置决定的上电条件，这些默认值在表 52 的“默认值（十六进制）”列中列出。上电时，AD9517 还会执行同步操作，使输出根据默认设置进入相位对齐状态。

通过 RESET 引脚进行异步复位

通过短暂拉低 RESET 引脚可执行异步硬复位。复位会将芯片寄存器恢复为默认设置。

通过寄存器 0x00[2] 进行软复位

通过向寄存器 0x00[2] 和寄存器 0x000[2] 写入 1b 来执行软复位。此位不会自动清零，必须通过向寄存器 0x000[2] 和寄存器 0x005[0] 写入 0b 来清零，并完成软复位操作。软复位会将内部寄存器恢复为默认值。