AD9518-1 6路输出时钟发生器，集成2.5GHz VCO技术手册

概述
AD9518-11 提供多路输出时钟分配功能，具有亚皮秒级抖动性能，并且集成片内PLL和VCO。片内VCO的调谐频率范围为2.30 GHz至2.65 GHz。也可以使用最高2.4 GHz的外部VCO/VCXO。
数据表：*附件：AD9518-1 6路输出时钟发生器，集成2.5GHz VCO技术手册.pdf

AD9518-1强调低抖动和相位噪声以实现数据转换器的优较佳性能，同时能够满足其他应用所需的严格相位噪声和抖动要求。

AD9518-1具有六个LVPECL输出（三对）。LVPECL输出的工作频率可达1.6 GHz。

对于需要额外输出、晶体参考输入、零延迟或EEPROM的应用以便在启动时自动配置，提供[AD9520]和[AD9522]。

此外，[AD9516]和[AD9517]类似于[AD9518]，但具有不同的输出组合。

每对输出均有分频器，其分频比和粗调延迟（或相位）均可以设置。LVPECL输出的分频范围为1至32。

AD9518-1提供48引脚LFCSP封装，可以采用3.3 V单电源供电。将电荷泵电源(VCP)与5V电压相连时，可以使用外部VCO，它需要更宽的电压范围。独立的LVPECL电源可以为2.5 V至3.3 V（标称值）。

AD9518-1的额定工作温度范围为−40°C至+85°C工业温度范围。

应用

• 低抖动、低相位噪声时钟分配
• 10/40/100 Gb/s网络线路卡，包括SONET、同步以太网、OTU2/3/4
• 前向纠错(G.710)
• 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
• 高性能无线收发器
• 自动测试设备(ATE)和高性能仪器仪表

特性

• 低相位噪声锁相环(PLL)
  欲了解更多信息，请参阅数据手册
• 3对1.6 GHz LVPECL输出
  每对输出共用1至32分频器和粗调相位延迟
  加性输出抖动：225 fs均方根值
  通道间偏斜成对输出小于10 ps
• 上电时所有输出自动同步
• 提供手动输出同步
• 采用48引脚LFCSP封装

框图

时序图

引脚配置描述

典型性能特征

工作原理

工作配置

AD9518有多种配置方式。这些配置需通过加载控制寄存器来设置（见表42至表49 ）。每个部分或功能都必须通过在相应控制寄存器中单独设置合适的位来进行编程。

高频时钟分配——CLK或外部VCO > 1600 MHz

AD9518的上电默认配置为PLL断电，且路由分配设置为CLK/CLK输入通过VCO分频器连接到分配部分（二分频/三分频/四分频/五分频/六分频，详见表3 ），从而将输入信号分频至2.4 GHz。通道分频器可接受的最大频率为1600 MHz，因此，高于此频率的输入在进入通道分频器前必须先进行降频。这种输入路由方式也可用于较低频率输入，但在使用通道分频器前，最小分频比为2。

当启用PLL时，这种路由方式还允许使用频率低于2400 MHz的外部VCO或VCXO的PLL。在此配置中，内部VCO不使用且处于断电状态。外部VCO/VCXO直接接入预分频器。

表20中所示的寄存器设置是这些寄存器在上电或复位操作后的默认值。如果在电源启动或复位后，寄存器内容因先前编程而改变，也可有意将这些寄存器设置为这些默认值。

在对相应寄存器值编程后，必须将寄存器0x232设置为0x01，这些值才能生效。

使用带外部VCO的内部PLL时，必须启用PLL。

外部VCO需要一个外部环路滤波器，该滤波器必须连接在CP和VCO的调谐引脚之间。此环路滤波器决定了PLL的环路带宽和稳定性。务必为所用VCO选择合适的PFD极性。