AD9518-3 6路输出时钟发生器，集成2.0GHz VCO技术手册

概述
AD9518-31提供多路输出时钟分配功能，具有亚皮秒级抖动性能，并且集成片内PLL和VCO。片内VCO的调谐频率范围为1.75 GHz至2.25 GHz。也可以使用最高2.4 GHz的外部VCO/VCXO。

AD9518-3强调低抖动和相位噪声以实现数据转换器的优质性能，同时能够满足其他应用所需的严格相位噪声和抖动要求。
数据表：*附件：AD9518-3 6路输出时钟发生器，集成2.0GHz VCO技术手册.pdf

AD9518-3具有六个LVPECL输出（三对）。LVPECL输出的工作频率可达1.6 GHz。

对于需要额外输出、晶体参考输入、零延迟或EEPROM的应用以便在启动时自动配置，提供[AD9520]和[AD9522]。

此外，[AD9516]和[AD9517]类似于[AD9518]，但具有不同的输出组合。

每对输出均有分频器，其分频比和粗调延迟（或相位）均可以设置。LVPECL输出的分频范围为1至32。

AD9518-3提供48引脚LFCSP封装，可以采用3.3 V单电源供电。将电荷泵电源(VCP)与5V电压相连时，可以使用外部VCO，它需要更宽的电压范围。独立的LVPECL电源可以为2.5 V至3.3 V（标称值）。

AD9518-3的额定工作温度范围为–40°C至+85°C工业温度范围。

应用

• 低抖动、低相位噪声时钟分配
• 10/40/100 Gb/s网络线路卡，包括SONET、同步以太网、OTU2/3/4
• 前向纠错(G.710)
• 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
• 高性能无线收发器
• 自动测试设备(ATE)和高性能仪器仪表

特性

• 片内VCO的调谐频率范围为1.75 GHz至2.25 GHz
• 可选外部VCO/VCXO，最高达2.4 GHz
• 1路差分或2路单端基准输入
• 基准监控功能
• 自动/手动基准电压源切换/保持模式
• 自动从保持模式恢复
• 接受最高250 MHz的基准频率
• 可编程PFD路径延迟
• 可选数字或模拟时钟检测
• 三对1.6 GHz LVPECL输出
  每对共用1至32分频器和粗调相位延迟
  加性输出抖动：225 fS 均方根值
  通道间偏斜成对输出小于10 ps
• 上电时所有输出自动同步
• 可以根据需要手动同步多路输出
• 串行控制端口
• 48引脚LFCSP封装

框图

时序图

引脚配置描述

典型性能特征

工作原理

工作配置

AD9518 有多种配置方式。这些配置需通过加载控制寄存器来设定（见表 42 至表 49 ）。每个部分或功能都得通过在相应控制寄存器中设置合适的位来单独编程。

高频时钟分配——CLK 或外部 VCO（>1600 MHz）

AD9518 的上电默认配置下，PLL 处于断电状态，输入路由设置为 CLK/CLK 输入通过 VCO 分频器（二分频/三分频/四分频/五分频/六分频 ）连接到分配部分。这是一种仅用于分配的模式，可使外部输入分频至 2.4 GHz（见表 3）。通道分频器可处理的最大频率为 1600 MHz，所以，高于此频率的输入在进入通道分频器前必须先降频。这种输入路由方式也适用于较低频率输入，但在使用通道分频器前，最小分频比为 2 。
当启用 PLL 时，这种路由方式还允许使用频率低于 2400 MHz 的外部 VCO 或 VCXO 搭配 PLL 。在此配置中，内部 VCO 不使用且处于断电状态，外部 VCO/VCXO 直接接入预分频器。
表 20 中所示的寄存器设置是这些寄存器在上电或复位操作后的默认值。若在电源启动或复位后，寄存器内容因先前编程而改变，也可有意将这些寄存器设为这些默认值。
对相应寄存器值编程后，必须将寄存器 0x232 设置为 0x01，这些值才能生效。

表 20. 部分 PLL 寄存器的默认设置

表 21. 使用外部 VCO 时的设置

外部 VCO 需要一个外部环路滤波器，该滤波器必须连接在 CP 和 VCO 的调谐引脚之间。此环路滤波器决定了 PLL 的环路带宽和稳定性。务必为所用 VCO 选择合适的 PFD 极性。

表 22. 设置 PFD 极性