概述
DS1124是一款功能与DS1021-25类似的8位可编程定时元件。可以通过3线串行接口编程256级延时间隔。DS1124具有0.25ns的步进,可以提供20ns至高达84ns延时,积分非线性为±3ns。
数据表:*附件:DS1124 5.0V、8位可编程延时电路技术手册.pdf
应用
特性
引脚配置
典型操作电路
典型操作特性

DS1124是一种8位可编程延迟线,可以在256个不同的延迟间隔之间进行调整。DS1124架构(见图2)允许某些信号延迟一个以上的周期,这使得信号的相位可以调整至360°。编程由三线式串行接口执行。利用三线式接口,可以将多个器件封装在一起,用于需要多个可编程延迟的系统,而无需使用额外的I/O资源。
串行模式的操作类似于移位寄存器。当引脚设置为高逻辑电平时,它使能移位寄存器,CLK从最高有效位开始一次一位地将数据D读入寄存器。所有8位移入DS1124后,必须拉低E以结束数据传输并激活新值。在E被拉低之后,信号延迟达到其额定精度之前,需要一个建立时间(tEDv)。串行接口的时序图如图3所示。三线式接口还有一个输出(Q ),可用于级联多个三线式器件,并可用于读取总线上器件的电流值。要读取三线式器件存储的电流值,必须使能锁存器,读取q值,然后在寄存器计时之前写回D。这使得寄存器的当前值在被读取时被写回DS1124。这可以通过几种不同的方式来实现。如果微处理器的一个I/O引脚在设置为输入时为高阻抗,则可以使用一个反馈电阻(RFB,一般在1kω到10kQ之间)将Q上的数据写回D,见图4A。如果微处理器的I/O引脚上有一个内部上拉电阻,或者只提供独立的输入和输出引脚,寄存器中的值仍然可以读取。图4B所示电路允许微处理器读取Q值,微处理器必须先将Q值写入D,然后才能为总线提供时钟以读取下一位。如果读取Q值时没有将它们写入toD(通过上拉或其他方式),读取将是破坏性的。破坏性的读取周期可能会导致延迟设置发生不希望的变化。
全部0条评论
快来发表一下你的评论吧 !