AD9514 1.6GHz时钟分配IC、分频器、延迟调整、3路输出技术手册

概述
AD9514是一款多路输出时钟分配IC，具有低抖动和低相位噪声特性，有助于实现优质数据转换器性能。这款器件也适合相位噪声和抖动要求严格的其它应用。
数据表：*附件：AD9514 1.6GHz时钟分配IC、分频器、延迟调整、3路输出技术手册.pdf

它提供3路独立的时钟输出，其中2路为LVPECL，第3路输出可设置为LVDS或CMOS电平。LVPECL输出的工作频率可达1.6 GHz，第3路输出的工作频率在LVDS模式下可达800 MHz，在CMOS模式下可达250 MHz。
数据表：

每路输出都具有可编程分频器，可设置1至32的整数分频比。一路时钟输出相对于另一路时钟输出的相位可通过分频器相位选择功能进行设置，用作时序粗调。

LVDS/CMOS输出提供延迟特性，具有三个可选的满量程延迟值（1.5 ns、5 ns及10 ns），均可提供16级精调。

AD9514无需外部控制器即可进行操作或设置。器件通过11个引脚（S0至S10）和4个逻辑电平进行编程。编程引脚内部偏置为⅓ VS。VREF引脚提供⅔ VS电平。VS（3.3 V）和GND（0 V）提供另外两个逻辑电平。

AD9514非常适合数据转换器时钟应用，利用亚皮秒抖动编码信号，可实现优质的转换器性能。

AD9514提供32引脚LFCSP封装，采用3.3 V单电源供电。温度范围为−40°C至+85°C。

应用

• 低抖动、低相位噪声时钟分配
• 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
• 高性能无线收发器
• 高性能仪器仪表
• 宽带基础设施
• 自动测试设备

特性

• 1.6 GHz差分时钟输入
• 3个可编程分频器
  • 编程范围：1至32
  • 用于输出到输出延迟粗调的相位选择
• 2路独立的1.6 GHz LVPECL时钟输出
  • 加性宽带输出抖动：225 fs rms
• 1路独立的800 MHz/250 MHz LVDS/CMOS时钟输出
  • 加性宽带输出抖动：300 fs rms/290 fs rms
  • 延迟时间最长10 ns
• 可利用4电平逻辑引脚进行器件配置
• 节省空间的32引脚LFCSP封装

框图

时序图

引脚配置描述

术语

相位抖动和相位噪声

理想正弦波可被视为在每个周期中，相位从 0 到 360 度连续且均匀变化。然而，实际信号的相位随时间会偏离理想的相位变化，这种偏离量被称为相位抖动。从总体来看，这种现象被称为累积相位噪声。导致相位抖动的因素众多，其中一个主要因素是具有高斯（正态）分布统计特性的随机噪声。

这种相位抖动会使正弦波在频域中的能量扩散，从而产生连续的功率谱。该功率谱通常以给定频率偏移（相对于正弦波载波频率）下的 dBc/Hz 为单位进行表示，其数值是在 1Hz 带宽内与载波功率的比值。每次测量时，载波频率的偏移量也会给出。

对特定频率区间（例如 10kHz 至 10MHz）内的总功率进行积分也具有实际意义，这被称为积分相位噪声，它与该频率偏移区间内相位噪声所导致的时间抖动密切相关。

相位噪声具有确定性影响，它会对模数转换器（ADCs）、数模转换器（DACs）和射频混频器的性能产生影响，降低这些转换器和混频器可实现的动态范围，尽管影响方式略有不同。

时间抖动

相位噪声是频域现象，而时间抖动则是时域现象。当观察正弦波时，会发现其过零点的时间出现变化。对于方波而言，时间抖动表现为信号从一个电平跳变到另一个电平的规则时间间隔出现位移。在这两种情况下，与理想时间的偏差就是时间抖动。由于这些变化具有随机性质，时间抖动通常以均方根（rms）值或高斯分布的 1 个标准差来表示。

数模转换器（DAC）或模数转换器（ADC）采样时钟的时间抖动会降低转换器的信噪比（SNR）和动态范围。抖动尽可能低的采样时钟能使给定转换器发挥出最高性能。

附加相位噪声

它是指可归因于被测设备或子系统的相位噪声量。测量时，必须减去任何外部振荡器或时钟源的相位噪声，这样就能确定设备对总系统相位噪声的影响程度。在许多情况下，某个元件的相位噪声会主导系统相位噪声。

附加时间抖动

它是指可归因于被测设备或子系统的时间抖动量。测量时，必须减去任何外部振荡器或时钟源的时间抖动，这样就能确定设备对总系统时间抖动的影响程度。在许多情况下，外部振荡器和时钟源的时间抖动会主导系统时间抖动。