基于RV1126开发板的MIPI-CSI硬件电路设计

核心板引出了2路MIPI CSI信号，兼容MIPI组织接口标准V1.2。每一路具有4对数据差分信号和1对时钟差分信号。4路数据差分通道，每个通道最大支持2.0Gbps的速率，即最大支持8.0Gbps的速率，通过换算可同时支持4路1080p摄像头的数据输入。

在EASY EAI nano-T评估底板上面，将2路MIPI CSI信号引到了同一个FPC座子上面，不过每一路MIPI CSI只引出2对数据差分信号，外接200万像素MIPI双目摄像头。接口上面有I2C信号，用于配置双目摄像头。

PCB布局建议：

1.所有的ESD保护器件都要靠近FPC端子。

2.U7、U8、U13、U14这几个保护器件的每个接地引脚需要至少三个地孔到地层。

3.MIPI_CSI_RST0和MIPI_CSI_RST1复位信号是敏感信号，所以走线要尽量短，并且走线需做包地处理，避免干扰影响摄像头稳定性。

4.电阻R20靠近核心板。

5.MIPI CSI差分对需要控制PCB阻抗，差分阻抗为100Ω ±10%。

6.MIPI_CSI_CLK0和MIPI_CSI_CLK1单独走线并做包地处理，包地线每隔500mil至少添加一个GND过孔。

7.MIPI CSI差分对整组并行走线并包地，与GND信号间距遵循3W原则，并且包地线每隔300mil至少添加一个GND过孔。

8.差分信号组内2线长度差异小于24mil，数据差分线与时钟差分线之间的差异小于42mil。差分线最大长度小于150mm。线距遵循3W原则。

9.当差分信号走线需要换层时，确保走线上的过孔数量少于6个，并靠近信号过孔放置对称的地缝合孔。

审核编辑 黄宇