ADAQ8092 14位、105 MSPSμ模块技术手册

概述
ADAQ8092是一款14位105MSPS高速双通道数据采集（DAQ）μ模块 ^®^ 解决方案。该设备通过系统封装（SiP）技术，在单一封装中包含信号调节、一个模数（ADC）驱动器、一个基准电压和一个ADC。μ模块解决方案将设计、元件选择、优化和布局的工作负担从设计人员转移到设备，简化了高速数据采集系统的开发。ADAQ8092实现了6个×足印的精简。

内置电源解耦电容器提升了电源拒止能力，令其成为牢靠的DAQ解决方案。ADAQ8092的工作温度范围为−40°C至+105°C。
数据表：*附件：ADAQ8092 14位、105 MSPSμ模块技术手册.pdf

特性

• 双通道同时采样ADC
• 集成差分放大器/ADC驱动器
• 单端到差分转换
• 封装足印、7mm×6mm、72求CSP_BGA
• 6× 尺寸缩小与离散解决方案
• 具有VOCM生成功能的片载基准电路
• CMOS、DDR CMOS或DDR LVDS输出
• 可选数据输出随机化器
• 可选时钟占空比稳定器
• 关断和小睡模式
• 用于配置的串行SPI端口

应用

• 通信
• 蜂窝基站

框图

时序图

典型性能特征

工作原理

电路信息

ADAQ8092是一款14位、105MSPS（每秒百万次采样）的高速双通道数据采集（DAQ）模块解决方案。该器件由双通道差分ADC驱动器、差分低通滤波器（LPF）和双通道ADC组成，可同时进行采样。LPF输出和ADC模拟输入分别在OUTP/OUTN引脚和ANAINP/ANAINN引脚上提供。

将LPF输出连接到ADC输入可构成完整的信号链。连接在LPF输出端的外部电容可通过调整实现不同的信号带宽，如图27所示。

通过将外部ADC驱动器连接到ADC模拟输入，可以绕过内部ADC驱动器和LPF，以实现用户自定义的模拟性能。

ADAQ8092采用3.3 V至5 V模拟电源和1.8 V数字电源供电。数字输出可以是CMOS、双倍数据速率CMOS或双倍数据速率LVDS。

基准

ADAQ8092具有一个内部1.25 V基准电压输出，内置2.2 μF旁路电容。

检测引脚（SENSE）

将SENSE连接到VDD可选择内部基准，并为ADC提供2 V输入范围。将SENSE连接到地可选择内部基准，并为ADC提供1 V输入范围。施加在SENSE上的外部基准电压在0.625 V至1.3 V之间时，可选择±0.8×VSENSE的输入范围。

使用内部基准电压时，将此引脚接地。使用外部基准电压时，施加0.625 V以提供相同的模数输入范围（1 V峰峰值）。

模拟输入

ADC驱动器输入

每个通道的内部ADC驱动器通过一个300 Ω反馈电阻和一个10 Ω增益电阻设置为30的差分增益。对于小于30的增益，在每个输入（INTP、INTN、IN2P、IN2N）上串联一个外部电阻（REXT）。

当SENSE接地时，内部ADC驱动器的满量程输出幅度不得超过1 V峰峰值差分输入幅度限制（REXT + 10）/300 V峰峰值差分。

当VCC = 5 V且SENSE连接到VDD时，满量程ADC驱动器输出为2 V峰峰值差分，将最大输入幅度设置为（REXT + 10）/150 V峰峰值差分。

ADC模拟输入

模拟输入是差分CMOS采样保持电路，如图26所示。在共模电压附近以差分方式驱动这些输入。共模电压由VCOM11和VCOM21设置，通常设置为VDD/2。输入由共享编码电路同时采样。

在图26中，CPARASITIC是寄生电容，RON是导通电阻，CSAMPLE是采样电容。

低通滤波器

内部LPF由与每个ADC驱动器输出串联的40 Ω电阻和跨接在ADC输入两端的4.7 pF电容组成，当输入为单端增益为5时，可将ADC输入处的最大信号带宽设置为186 MHz。连接在OUT1x和OUT2x之间的外部电容CExt会降低信号带宽，见图27。

编码输入

编码输入对模数转换的噪声性能影响很大。编码输入必须模拟信号，且在电路板上不要靠近数字走线布线。

编码输入有两种工作模式：差分编码模式和单端编码模式。

对于正弦波、PECL或LVDS编码输入，推荐使用差分编码模式。编码输入内部偏置为1.2 V，等效电阻为12 kΩ。编码输入可以驱动到高于VDD的值，共模范围为1.1 V至1.6 V。在差分编码模式下，ENC - 必须至少保持在接地电平以上200 mV，以免触发闩锁效应并导致编码故障。对于快速差分编码，ENC +