ADF4372带集成VCO的微波宽带频率合成器技术手册

概述
ADF4372 结合外部环路滤波器和外部基准频率使用时，可实现小数 N 分频或整数 N 分频锁相环 (PLL) 频率合成器。宽带微波压控振荡器 (VCO) 设计允许产生 62.5 MHz 至 16 GHz 的频率。

ADF4372 具有一个集成 VCO，其基本输出频率范围为 4000 MHz 至 8000 MHz。此外，VCO 频率连接至 1、2、4、8、16、32 或 64 分频电路，因此用户可以在 RF8x 上生成低至 62.5 MHz 的射频 (RF) 输出频率。RF16x 上的倍频器可生成 8 GHz 至 16 GHz 的频率。RFAUX8x 复制 RF8x 的频率范围，或允许直接访问 VCO 输出。为了抑制不需要的倍频产物，在倍频器和 RF16x 的输出级之间使用了一个谐波滤波器。

片内寄存器均通过三线式接口进行控制。ADF4372 由 3.15 V 至 3.45 V 的模拟和数字电源供电，对于 VCO 电源为 5 V。ADF4372 还包含硬件和软件关断模式。
数据表：*附件：ADF4372带集成VCO的微波宽带频率合成器技术手册.pdf

应用

• 无线基础设施（多载波全球移动通信系统 (MC-GSM)，5 G）
• 测试设备和仪器仪表
• 时钟产生
• 航空航天和防务

特性

• RF 输出频率范围：62.5 MHz 至 16,000 MHz
• 小数 N 频率合成器和整数 N 频率合成器
• 高分辨率 39 位小数模数
• 典型杂散 fPFD~：−90 dBc~
• 集成 RMS 抖动：38 fs（1 kHz 至 100 MHz）
• 归一化本底相位噪声：−234 dBc/Hz
• fPFD 工作频率达 250 MHz
• 基准输入频率达 600 MHz
• 可编程的 1、2、4、8、16、32 或 64 分频输出
• RF8x 和 RFAUX8x 具有 62.5 MHz 至 8,000 MHz 的输出
• RF16x 具有 8,000 MHz 至 16,000 MHz 的输出
• 锁定时间大约为 3 ms 并进行自动校准
• 锁定时间 <30 μs 并绕过自动校准（典型值）
• 模拟和数字电源：3.3 V（典型值）
• VCO 电源电压：3.3 V 和 5 V
• RF 输出静音功能
• 7 mm × 7 mm 48 端子 LGA 封装

框图

时序图

引脚配置描述

典型性能特征

电路描述

参考输入

图29展示了参考输入级。该参考输入可接收单端和差分信号。使用参考模式位（地址0x22中的第6位）来选择信号路径。若要将差分信号用作参考输入，需将该位设为高电平。在这种情况下，SW1和SW2闭合，SW3和SW4断开，电流源驱动差分对晶体管开关。差分信号经缓冲后，以发射极耦合逻辑（ECL）形式提供给CMOS缓冲器。

当单端信号用作参考信号时，将地址0x22中的第6位设为0。此时，SW1和SW2断开，SW3和SW4闭合，电流源驱动的差分对晶体管开关关闭。

为实现最佳整数模式杂散和相位噪声性能，对于高达500MHz的所有参考信号，使用单端设置（即使采用差分信号）。对于高于500MHz的参考频率，使用差分设置。

图29. 参考输入级，差分模式

射频N分频器

射频N分频器在锁相环（PLL）反馈路径中实现分频比。该分频器的分频比由INT、FRAC1、FRAC2、MOD1和MOD2这些值决定。

图30. 射频N分频器

INT、FRAC、MOD和R计数器关系

INT、FRAC1、FRAC2、MOD1和MOD2这些值，与R计数器配合，能够生成间隔为**f_{PD}**分数倍的输出频率。更多信息请参见“射频合成器，实例”部分。

其中：

• REF_{IN} 是参考频率输入。
• D 是**REF_{IN}**倍频位。
• R 是5位二进制可编程参考预分频器的预设分频比。
• T 是**REF_{IN}**的2位除法值（0或1）。

使用以下公式计算所需的反馈计数器N：

其中：

• INT是16位整数模式值。在整数模式下，对于4/5预分频器，INT = 20至32,767；对于8/9预分频器，INT = 64至65,535。在分数模式下，对于4/5预分频器，INT = 23至32,767；对于8/9预分频器，INT = 75至65,535。
• FRAC1是主模数（0至33,554,431）的分子。
• FRAC2是14位辅助模数（0至16,383）的分子。
• MOD2是可编程的14位辅助分数模数（2至16,383）。
• MOD1是固定值为25的25位主模数。
• $2^{25}$ = 33,554,432。

这些计算可实现极低的频率分辨率，且无残留频率误差。要应用公式(23)，请执行以下步骤：

1. 用VCO_{OUT}除以f_{PFD}计算N。该数值的整数部分构成INT。
2. 从完整的N值中减去INT。
3. 将余数乘以$2^{25}$。该数值的整数部分构成FRAC1。
4. 根据信道间隔（f_{CHSP}），使用以下公式计算MOD2：
   其中：
   GCD(f_{PFD}, f_{CHSP})是鉴频鉴相器（PFD）频率和信道间隔频率的最大公约数。
   f_{CHSP}是所需的信道间隔频率。
5. 使用以下公式计算FRAC2（如果INT×$2^{25}$ + FRAC1×MOD2 < 16,383）：

时实现零频率误差输出。
如果不需要零频率误差，MOD1和MOD2分母共同作用，可创建一个39位分辨率的调制器。

整数N模式

当FRAC1和FRAC2都等于0时，合成器以整数N模式运行。建议将地址0x2B中的SD_EN_INTEGER位设为1，以禁用SDM，这可改善带内相位噪声，并减少任何额外的Σ-Δ噪声。

R计数器

5位R计数器可对输入参考频率（输入至REFP和REFN）进行分频，以产生PFD的参考时钟。允许的分频比为1至32。

PFD和电荷泵

PFD对R计数器和N计数器进行计数，并输出与两个计数器之间的相位和频率差成比例的信号。图31是PFD的简化示意图。PFD包含一个固定延迟元件，用于设置反向脉冲的宽度。此脉冲可确保PFD转换功能中不存在死区，并提供一致的参考杂散电平。将相位检测器极性设为正，以消除VCO的负调谐方向。

图31. PFD简化示意图

MUXOUT和锁定检测

ADF4372上的输出多路复用器使用户能够访问芯片上的各种内部节点。图32以框图形式展示了MUXOUT部分。

图32. MUXOUT示意图

双缓冲

ADF4372中的主小数位（FRAC1）、辅助模数（MOD2）、辅助小数位（FRAC2）、参考倍频器、参考二分频器（RDIV2）、R计数器值和电荷泵电流设置均采用双缓冲。有两种情况会使双缓冲使用新值。首先，新值必须锁存到器件中，即写入相应寄存器；其次，必须对地址0x10执行写入操作。
例如，为确保模数正确加载，每次模数更新时都必须写入地址0x10。