MAX2880 250MHz-12.4GHz、高性能、分数/整数型N分频PLL技术手册

概述
MAX2880为高性能锁相环(PLL)，提供整数或分数N分频工作模式。器件配合外部参考时钟振荡器、环路滤波器和VCO，可以构成超低噪声、低杂散频率合成器，可接受高达12.4GHz的RF输入。

MAX2880由高频、低噪声鉴频器(PDF)、精密电荷泵、10位可编程参考时钟计数器、16位整数N分频计数器、12位可变模分数调制器。

MAX2880通过3线串口控制，兼容于1.8V控制逻辑。器件采用无铅、符合RoHS标准的20引脚TQFN封装和16引脚TSSOP封装，工作在-40°C至+85°C扩展级温度范围。
数据表：*附件：MAX2880 250MHz-12.4GHz、高性能、分数 整数型N分频PLL技术手册.pdf

应用

• 微波点对点系统
• RF DAC和ADC时钟
• 卫星通讯
• 测试与测量
• 无线基础设施

特性

• 整数/分数N分频模式
• 250MHz至12.4GHz宽带RF输入
• 归一化带内噪底
  • 整数模式：-229dBc/Hz
  • 分数模式：-227dBc/Hz
• 较宽的输入灵敏度：-10dBm至+5dBm
• 低噪声鉴相器
  • 分数模式：105MHz
  • 整数模式：140MHz
• 参考时钟频率高达210MHz
• +2.8V至+3.6V供电
• 快速锁存
• 软件及硬件控制关断
• 软件锁相检测
• 片上温度传感器
• 兼容+1.8V控制逻辑
• 相位调节

框图

典型操作特性

引脚配置描述

详细说明

四线串行接口

MAX2880串行接口包含五个读写寄存器和一个只读32位寄存器。29个最高有效位（MSB）是数据，三个最低有效位（LSB）是寄存器地址。寄存器在MSB优先的四线串行端口接口（SPI）上加载。

当使能引脚（LE）为逻辑低电平，时钟（CLK）为逻辑高电平时，在CLK的上升沿移入数据。在LE的上升沿，29位数据锁存到寄存器中，由地址位选择。掉电时，默认值不能保证。上电后需对所有寄存器值进行编程。

寄存器编程顺序应为地址0x04、0x03、0x02、0x01和0x00 。多个位采用双缓冲，以便同时更新设置。有关双缓冲设置的寄存器描述，请见相关内容。

任何寄存器都可通过MUX引脚回读。用户必须首先将MUX位设为1111。然后，写入寄存器（先读，且地址字节的READ位（位TSB） = 1 ）。如果未设置READ位，30:3位的数据无关紧要，因为它们不会锁存到寄存器中，也不参与读操作。地址字节在CLK和LE引脚为逻辑高电平时锁存。在CLK引脚的下一个上升沿之后，MUX引脚将在用户的下28个时钟上升沿之后改变。在LSB被读取后，用户应将MUX位重置为0000。

掉电模式

将SHDN设为1（寄存器3，位5 ）或使CE引脚为逻辑低电平，可使MAX2880进入掉电模式。

应用电路