ADF41020 18GHz微波PLL频率合成器技术手册

概述
ADF41020 频率合成器在无线接收机和发射机的上变频和下变频部分中，可用来实现高达18 GHz 的本振。 它由低噪声数字鉴频鉴相器(PFD)、精密电荷泵、可编程参考分频器和高频可编程反馈分频器（A、B和P）组成。 如果频率合成器与一个外部环路滤波器和电压控制振荡器(VCO)一起使用，则可以实现完整的锁相环(PLL)。 该频率合成器可以通过有源环路滤波器驱动外部微波VCO。 其带宽极高，因此可以省去倍频器级，从而简化系统架构并降低成本。 ADF41020 与ADI 公司的现[ADF4106]/[ADF4107]/[ADF4108]系列器件软件兼容。除ADF41020的单端RF输入引脚外，这些器件的引脚排列非常相似，当升级当前设计时，电路布局只需进行很小的更改。
数据表：*附件：ADF41020 18GHz微波PLL频率合成器技术手册.pdf

应用
• 微波点对点/多点无线电
• 无线基础设施
• VSAT无线电
• 测试设备
• 仪器仪表

特性

• 最高18 GHz RF输入频率
• 集成式SiGe预分频器
• 与常见的ADF4106/ADF4107/ADF4108系列PLL软件兼容
• 2.85 V至3.15 V PLL电源供电
• 可编程电荷泵电流
• 可编程双模预分频器：8/9、16/17、32/33、64/65
• 三线式串行接口
• 模拟至数字锁定检测
• 硬件和软件关断模式

框图

引脚配置描述

典型性能特征

工作原理

参考输入部分

参考输入级如图9所示。SW1和SW2通常是闭合开关，SW3通常是断开开关。掉电时，SW3闭合，SW1和SW2断开。这确保了在掉电期间**REF_{IN}**引脚不会有负载。

图9. 参考输入级

射频输入级

射频输入级如图10所示。其后接一个缓冲器，用于产生预分频器所需的差分电流模式逻辑（CML）电平。

图10. 射频输入级

预分频器

ADF41020采用双预分频器方案以实现高达18GHz的工作频率。第一个预分频器是固定的四分频器。第二个预分频器从四分频器的输出获取输入，采用双模数预分频器（P/P + 1）实现，可实现更精细的频率分辨率。它与A计数器和B计数器配合，使能较大的分频比N（N = 4P + A）。双模数预分频器工作在CML电平，从固定预分频器获取时钟，并对CMOS A计数器和B计数器的计数值进行分频。第二个预分频器是可编程的，可通过软件设置为8/9、16/17、32/33或64/65 。它基于同步4/5内核，对于连续输出频率，存在一个最小分频比，由$4^P - P$给出。

A计数器和B计数器

A计数器和B计数器与两个预分频器配合，在锁相环（PLL）反馈计数器中实现宽范围的分频比。当预分频器输出为350MHz或更低时，这些计数器可正常工作。

脉冲吞咽功能

由于存在固定的四分频模块，生成的输出频率间隔为参考频率除以R的四倍。VCO频率公式为：

其中：

• **f_{VCO}**是外部压控振荡器（VCO）的输出频率。
• P是双模数预分频器的预设模数（如8、9、16、17 ）。
• B是13位二进制计数器的预设分频比（2至8191 ）。
• A是6位二进制吞咽计数器的预设分频比（0至63 ）。
• **f_{REF_{IN}}**是外部参考频率振荡器的频率。