ADF4154小数N分频频率合成器技术手册

概述
ADF4154是一款小数N分频频率合成器，用来在无线接收机和发射机的上变频和下变频部分实现本振。它由低噪声数字鉴频鉴相器(PFD)、精密电荷泵和可编程基准分频器组成。该器件内置一个Σ-Δ型小数插值器，能够实现可编程小数N分频。INT、FRAC和MOD寄存器可构成一个总N分频器(N = (INT + (FRAC/MOD)))。此外，4位参考分频器（R分频器）允许PFD输入端的REFIN频率为可选值。如果频率合成器与外部环路滤波器和电压控制振荡器(VCO)一起使用，则可以实现完整的锁相环(PLL)。

ADF4154具有一个重要特性，即内置定时器的快速锁定模式。用户可以编程设置一个预定的倒计时值，这样PLL将在该时间内处于宽带宽模式，而不必从外部控制该时间。

所有片内寄存器均通过简单的三线式接口进行控制。该器件采用2.7 V至3.3 V电源供电，不用时可以关断。
数据表：*附件：ADF4154小数N分频频率合成器技术手册.pdf

特性

• RF带宽：500 MHz至4 GHz
• 2.7 V至3.3 V电源供电
• 独立的电荷泵电源VP 可提供扩展的调谐电压
• 可编程双模预分频器：4/5、8/9
• 可编程电荷泵电流
• 三线式串行接口
• 模拟和数字锁定检测
• 省电模式
• 与ADF4110/ADF4111/ADF4112/ADF4113/ADF4106和ADF4153引脚兼容
• 小数N分频频率合成器具有可编程模数模式
• 在噪声与杂散性能之间做出折衷选择
• 内置定时器的快速锁定模式

框图

时序特征

引脚配置描述

典型性能特征

电路说明

参考输入部分

参考输入级如图14所示。在器件运行时，通常SW1和SW2闭合，SW3断开。进入掉电模式时，SW3闭合，SW1和SW2断开。这确保了在器件掉电时，参考引脚（(REF_{IN})）无负载。

射频输入部分

射频输入级如图15所示。其后接一个两级限幅放大器，以生成预分频器所需的电流模式逻辑（CML）时钟电平。

射频整数分频器

射频整数CMOS计数器可在锁相环（PLL）反馈回路中实现分频比。允许的分频比范围是31到511。

整数（INT）、分数（FRAC）、模数（MOD）与R的关系

INT、FRAC和MOD的值，与R计数器配合，能够生成与鉴频鉴相器（PFD）分数间隔相同的输出频率。射频合成器：工作示例部分详述了此功能。射频压控振荡器（RF VCO）频率公式如下：

其中(RF_{OUT})是外部压控振荡器（VCO）的输出频率。

其中：

• (REF_{IN})是参考输入频率。
• (D)是(REF_{IN})倍频位。
• (R)是9位二进制可编程参考计数器的预设分频比（1到15）。
• (INT)是9位二进制计数器的预设分频比（31到511） 。
• (MOD)是12位二进制计数器的预设模数（2到4095）。
• (FRAC)是12位二进制可编程FRAC计数器的预设分数分频比（0到MOD - 1）。

R计数器

4位R计数器可对输入参考频率（(REF_{IN})）进行分频，以产生送往鉴频鉴相器（PFD）的参考时钟。允许的分频比范围是1到15。

鉴频鉴相器（PFD）和电荷泵

鉴频鉴相器接收来自R计数器和N计数器的输入，并输出一个与两个输入之间的相位和频率差成正比的信号。图17是简化示意图。鉴频鉴相器包含一个固定延迟元件，用于设置反冲脉冲宽度，典型值为3ns。此宽度确保鉴频鉴相器的传递函数中无死区，并保证参考杂散电平一致。