ADF4206/ADF4208双通道、整数N分频1.1GHz/2.0 GHz PLL技术手册

概述
ADF4206/ADF4208均为双通道频率合成器，可以用来在无线接收机和发射机的上变频和下变频部分实现本振。上述器件由低噪声数字鉴频鉴相器(PFD)、精密电荷泵、可编程参考分频器、可编程A和B计数器以及双模预分频器(P/P+1)组成。A（6位）、B（11位）计数器与双模预分频器(P/P+1)配合，可实现N分频器(N = BP+A)。此外，14位参考分频器（R分频器）允许PFD输入端的REFIN 频率为可选值。如果频率合成器与外部环路滤波器和电压控制振荡器(VCO)一起使用，则可以实现完整的锁相环(PLL）
数据表：*附件：ADF4206 ADF4208双通道、整数N分频1.1GHz 2.0 GHz PLL技术手册.pdf
特性

• ADF4206: 550 MHz/550 MHz
• ADF4208: 2.0 GHz/1.1 GHz
• 2.7 V至5.5 V电源供电
• 可选的电荷泵电源(V P )可在3 V系统中提供扩展的调谐电压
• 可选电荷泵电流
• 片内振荡器电路
• 可选双模预分频器
  RF2: 32/33 or 64/65
  RF1: 32/33 or 64/65
• 三线式串行接口
• 省电模式

时序图

引脚配置描述

典型性能特征

电路说明

参考输入部分

参考输入级如图22所示。SW1和SW2通常为闭合开关，SW3通常为断开状态。当启动掉电模式时，SW3闭合，SW1和SW2断开。图22中显示了典型的推荐外部组件。

射频输入部分

射频输入级如图23所示。其后接一个两级限幅放大器，以生成预分频器所需的电流模式逻辑（CML）时钟电平。

预分频器

双模数预分频器（P/P + 1）与A计数器和B计数器配合，可实现较大的分频比N（(N = BP + A) ）。该预分频器以CML电平工作，从射频输入级获取时钟信号，并将其分频到适合CMOS A计数器和B计数器处理的频率。它基于同步4/5核心。

预分频器是可选择的。RF1和RF2都可以设置为32/33或64/65。AB计数器锁存器的DB20位选择该值。见图29和图31。

A计数器和B计数器

A计数器和B计数器（采用CMOS工艺）与双模数预分频器配合，可在锁相环（PLL）反馈回路中实现较宽范围的分频比。当预分频器的输出为200 MHz或更低时，这些器件可正常工作。

脉冲吞咽功能
A计数器和B计数器与双模数预分频器配合，能够生成间隔仅为参考频率除以R的输出频率。压控振荡器（VCO）频率的计算公式为：

其中：

• (f_{VCO})是外部压控振荡器（VCO）的输出频率。
• (P)是双模数预分频器的模数（32/33、64/65 ）。
• (B)是11位二进制计数器的预设分频比（2到2047）。
• (A)是6位A计数器的预设分频比（0到63）。
• (f_{REFIN})是外部参考频率振荡器的频率。
• (R)是14位二进制可编程参考计数器的预设分频比（1到16,383）。

R计数器

14位R计数器可对输入参考频率进行分频，以产生送往鉴频鉴相器（PFD）的参考时钟。允许的分频比范围是1到16,383 。