ADF4217L/ADF4218L/ADF4219L低功耗、双通道RF/IF整数N分频PLL技术手册

概述
ADF4218L频率合成器IC与VCO和环路滤波器一起使用时，可构成完整的锁相环(PLL)。这款ADI解决方案可以为无线应用中的RF信号上变频和下变频提供先进的本振(LO)。该PLL由低噪声数字鉴频鉴相器(PFD)、精密电荷泵、可编程参考分频器、可编程A和B计数器以及双模预分频器(P/P+1)组成。

ADF4217L和ADF4218L分别是已经发布的ADF4217和ADF4218的低功耗改进版本，提供TSSOP和MLF (LFCSP)两种封装。ADF4219L是美国国家半导体公司的LMX2370的低相位噪声升级器件，并与之引脚兼容，提供TSSOP和MLF (Cason)两种封装。
数据表：*附件：ADF4217L ADF4218L ADF4219L低功耗、双通道RF IF整数N分频PLL技术手册.pdf

特性

• 低相位噪声
• 独立的电荷泵电源VP 可提供扩展的调谐范围
• 2.6 V至3.3 V单电源供电
• 提供TSSOP和芯片级封装
• 可编程电荷泵电流
• 逻辑兼容性：1.8 V
• 低功耗（总IDD：7.0 mA）
• 可选双模预分频器值
• ADF4219L是LMX2370的低相位噪声升级器件

框图

时序特征

引脚配置描述

典型性能特征-

电路说明

参考输入部分

参考输入级如图2所示。SW1和SW2通常为常闭开关，SW3通常断开。当启动掉电模式时，SW3闭合，SW1和SW2断开。这确保了在掉电时参考引脚（(REF_{IN})）不会有负载。

中频/射频输入部分

中频/射频输入级如图3所示。其后接一个两级限幅放大器，以生成预分频器所需的电流模式逻辑（CML）时钟电平。

预分频器

双模数预分频器（P/P + 1）与A计数器和B计数器配合，可实现较大的分频比N（(N = BP + A) ）。该预分频器以CML电平工作，从IF/RF输入级获取时钟信号，并将其分频到适合CMOS A计数器和B计数器处理的频率。它基于同步4/5核心。

预分频器是可选择的。在中频（IF）端，它可以设置为8/9（IF AB计数器锁存器的DB20位设置为0 ）或16/17（DB20设置为1 ）。在ADF4217L/ADF4218L的射频（RF）端，它可以设置为64/65或32/33 。在ADF4219L上，RF预分频器可以设置为16/17或32/33 ，详见表V、VI、VIII和IX。

A计数器和B计数器

A计数器和B计数器（采用CMOS工艺）与双模数预分频器配合，可在锁相环（PLL）反馈回路中实现较宽范围的分频比。当预分频器的输出为188 MHz或更低时，这些器件可正常工作。通常，它们在预分频器输出为250 MHz时也能正常工作。