ADF4360-1集成式整数N分频频率合成器和VCO，输出频率为2050至2450MHz技术手册

概述
ADF4360-1是一款完全集成式整数N分频频率合成器和电压控制振荡器(VCO)，设计的中心频率为2250 MHz。此外，该器件还提供2分频选项，用户可以利用它获得1025 MHz至1225 MHz的RF输出。所有片内寄存器均通过简单的三线式接口进行控制。该器件采用3.0 V至3.6 V电源供电，不用时可以关断。
数据表：*附件：ADF4360-1集成式整数N分频频率合成器和VCO，输出频率为2050至2450MHz技术手册.pdf
特性

• 输出频率范围：2050 MHz至2450 MHz
• 2分频输出
• 3.0 V至3.6 V电源供电
• 1.8 V逻辑兼容
• 整数N分频频率合成器
• 可编程双模预分频器：8/9、16/17、32/33
• 可编程输出功率水平
• 三线式串行接口
• 模拟和数字锁定检测
• 硬件和软件省电模式

框图

时序特征

引脚配置描述

典型性能特征

电路说明

参考输入部分

参考输入级如图10所示。SW1和SW2通常处于闭合状态，SW3通常处于断开状态。当启动掉电模式时，SW3闭合，SW1和SW2断开。这确保了在掉电时参考引脚（(REF_{IN})）不会有负载。

预分频器（P/P + 1）

双模数预分频器（P/P + 1）与A计数器和B计数器配合，可实现较大的分频比N（(N = BP + A) ）。双模数预分频器以电流模式逻辑（CML）电平工作，从压控振荡器（VCO）获取时钟信号，并将其分频到适合CMOS A计数器和B计数器处理的频率。预分频器在软件中可设置为8/9、16/17、32/33 ，基于同步4/5核心。对于完全连续的输出频率，存在一个由P（预分频器值）决定的最小分频比，其值为((P^2 - P)) 。

A计数器和B计数器

A计数器和B计数器（采用CMOS工艺）与双模数预分频器配合，可在锁相环（PLL）反馈回路中实现较宽范围的分频比。当预分频器的输出为300 MHz或更低时，这些计数器可正常工作。因此，对于2.5 GHz的VCO频率，预分频器值16/17有效，但8/9无效。

脉冲吞咽功能
A计数器和B计数器与双模数预分频器配合，能够生成间隔仅为参考频率除以R的输出频率。压控振荡器（VCO）频率的计算公式为：

其中：

• (f_{VCO})是压控振荡器（VCO）的输出频率。
• (P)是双模数预分频器的模数（如8/9、16/17等 ）。
• (B)是13位二进制计数器的预设分频比（3到8191）。
• (A)是6位吞咽计数器的预设分频比（0到31）。
• (f_{REFIN})是外部参考频率振荡器的频率。
• (R)是14位二进制可编程参考计数器的预设分频比（1到16,383）。

R计数器

14位R计数器可对输入参考频率进行分频，以产生送往鉴频鉴相器（PFD）的参考时钟。允许的分频比范围是1到16,383 。

鉴频鉴相器（PFD）和电荷泵

鉴频鉴相器接收来自R计数器和N计数器（(N = BP + A) ）的输入，并输出一个与两者之间相位和频率差成正比的信号。图12是简化示意图。鉴频鉴相器包含一个可编程延迟元件，用于控制抗反冲脉冲的宽度。此脉冲功能确保了鉴频鉴相器传递函数中不存在死区，并将相位噪声以及参考杂散降至最低。R计数器锁存（ABP2和ABP1）中的两位控制脉冲宽度（见表9）。