ADF4107 PLL频率合成器技术手册

概述
ADF4107频率合成器在无线接收机和发射机的上变频和下变频部分中，可用来实现本振。它由低噪声数字鉴频鉴相器(PFD)、精密电荷泵、可编程参考分频器、可编程A和B计数器以及双模预分频器(P/P+1)组成。A（6位）、B（13位）计数器与双模预分频器(P/P+1)配合，可实现N分频器(N = BP + A)。此外，14位参考分频器（R分频器）允许PFD输入端的REFIN频率为可选值。如果频率合成器与外部环路滤波器和电压控制振荡器(VCO)一起使用，则可以实现完整的锁相环(PLL)。其带宽极高，因此许多高频系统可以省去倍频器，从而简化系统架构并降低成本。
数据表：*附件：ADF4107 PLL频率合成器技术手册.pdf
特性

• 带宽：7.0 GHz
• 2.7 V至3.3 V电源供电
• 独立的电荷泵电源(VP)可在3 V系统中提供扩展的调谐电压
• 可编程双模预分频器：8/9、16/17、32/33、64/65
• 可编程电荷泵电流
• 可编程反冲防回差脉冲宽度
• 三线式串行接口
• 模拟和数字锁定检测
• 硬件和软件省电模式

框图

时序特征

引脚配置描述

典型性能特征

功能说明

参考输入部分

参考输入级如图17所示。SW1和SW2通常为闭合状态，SW3通常为断开状态。当启动掉电模式时，SW3闭合，SW1和SW2断开。这确保了在掉电时参考引脚（(REF_{IN})）不会有负载。

射频输入部分

射频输入级如图18所示。其后接一个两级限幅放大器，以生成预分频器所需的电流模式逻辑（CML）时钟电平。

预分频器（P/P + 1）

双模数预分频器（P/P + 1）与A计数器和B计数器配合，可实现较大的分频比N（(N = BP + A) ）。双模数预分频器以CML电平工作，从射频输入级获取时钟信号，并将其分频到适合CMOS A计数器和B计数器处理的频率。预分频器在软件中可设置为8/9、16/17、32/33或64/65 ，基于同步4/5核心。对于完全连续的输出频率，存在一个由P（预分频器值）决定的最小分频比，其值为((P^2 - P)) 。

A计数器和B计数器

A计数器和B计数器（采用CMOS工艺）与双模数预分频器配合，可在锁相环（PLL）反馈回路中实现较宽范围的分频比。当预分频器的输出为300 MHz或更低时，这些计数器可正常工作。因此，对于4.2 GHz的射频输入频率，预分频器值16/17有效，但8/9无效。

脉冲吞咽功能
A计数器和B计数器与双模数预分频器配合，能够生成间隔仅为参考频率除以R的输出频率。压控振荡器（VCO）频率的计算公式为：

其中：

• (f_{VCO})是外部压控振荡器（VCO）的输出频率。
• (P)是双模数预分频器的模数（如8/9、16/17等 ）。
• (B)是13位二进制计数器的预设分频比（3到8191）。
• (A)是6位吞咽计数器的预设分频比（0到63）。
• (f_{REFIN})是外部参考频率振荡器的频率。
• (R)是14位二进制可编程参考计数器的预设分频比（1到16,383）。

R计数器

14位R计数器可对输入参考频率进行分频，以产生送往鉴频鉴相器（PFD）的参考时钟。允许的分频比范围是1到16,383 。

鉴频鉴相器和电荷泵

鉴频鉴相器（PFD）接收来自R计数器和N计数器（(N = BP + A) ）的输入，并输出一个与两者之间相位和频率差成正比的信号。图20是简化示意图。鉴频鉴相器包含一个可编程延迟元件，用于控制抗反冲脉冲的宽度。此脉冲功能确保了鉴频鉴相器传递函数中不存在死区，并将相位噪声以及参考杂散降至最低。R计数器锁存（ABP2和ABP1）中的两位控制脉冲宽度（见表9）。