AD6672中频接收机技术手册

概述
AD6672是一款11位中频接收机，采样速率最高可达250 MSPS，旨在为低成本、小尺寸、宽带宽、多功能通信应用提供解决方案。

这款ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。ADC具有宽带宽输入，支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器可用来补偿ADC时钟占空比的波动，使转换器保持出色的性能。

该ADC的内核输出内部连接到噪声整形再量化器（NSR）模块。该器件支持两种输出模式，可通过串行端口接口（SPI）选择。如果使能NSR特性，则在处理ADC的输出时，AD6672可以在有限的奈奎斯特带宽区域内实现更高的SNR性能，同时保持11位输出分辨率。可对NSR模块进行编程，以提供最高33%的采样时钟带宽。例如，若采样时钟速率为250 MSPS，则AD6672在82 MHz带宽、185 MHz fIN时实现最高73.6 dBFS的SNR。

如果禁用NSR模块，则ADC数据直接以11位的输出分辨率提供给输出端。这种工作模式下，AD6672能够在整个奈奎斯特带宽内实现最高66.6 dBFS的SNR。
数据表：*附件：AD6672中频接收机技术手册.pdf

应用

• 通信
• 分集无线电和智能天线(MIMO)系统
• 多模式数字接收机(3G)WCDMA、LTE、CDMA2000 WiMAX、TD-SCDMA
• I/Q解调系统
• 通用软件无线电

特性

• 11位、250MSPS输出数据速率
• NSR禁用时的性能
  SNR：66.4 dBFS（最高185 MHz、250 MSPS）
  SFDR：87 dBc（最高185 MHz、250 MSPS）
• 禁用NSR时的性能
  SNR：66.4 dBFS（最高185 MHz，250 MSPS）
  SFDR：87 dBc（最高185 MHz，250 MSPS）
• 总功耗：358 mW（250 MSPS）
• 1.8 V电源电压
• LVDS（ANSI-644电平）输出
• 1至8整数输入时钟分频器（最大输入频率625MHz）
• ADC内部基准电压源
• 灵活的模拟输入范围：1.4 V p-p至2.0 V p-p（标称值1.75 V p-p）
• 差分模拟输入、350 MHz带宽
• 串行端口控制
• 节能的关断模式
• 用户可配置的内置自测(BIST)功能

框图

时序图

引脚配置描述

典型性能特征

工作原理

概述

AD6672在采用适当的低通或带通滤波器对ADC输入进行滤波时，可对直流至250 MHz频率范围内的任意f/2频段进行采样，且在ADC性能方面仅有极小损失。通过一个三线制、SPI兼容的串行接口对AD6672进行编程和控制。

ADC架构

AD6672架构由前端采样保持电路组成，其后连接流水线开关电容ADC。每个阶段的量化输出先进行合并，再得到最终的11位数字校正逻辑结果。流水线架构使第一级能够基于新的输入样本运行，并让其余各级对前一个样本进行处理，在时钟上升沿进行采样。

流水线的每一级（最后一级除外）均由一个低分辨率闪存ADC、一个数模转换器（DAC）以及一个积分误差放大器（MDAC）组成。MDAC对DAC输出与下一级流水线中闪存输入的差值进行放大。每一级中都有一位冗余，用于校正闪存误差。最后一级仅由一个闪存ADC组成。

输入级包含一个差分采样电路，可实现交流耦合或单端模式。输出数据锁存模块会阻塞数据、校正误差，并将数据输出到外部缓冲器。输出缓冲器由独立电源供电，使数字输出能够与模拟内核隔离。在掉电期间，输出缓冲器进入高阻态。

AD6672具备11位噪声整形量化器（NSR）功能，可在奈奎斯特频带内保持较低的SNR。

模拟输入注意事项

AD6672的模拟输入采用差分开关电容电路，针对差分输入信号处理进行了优化。

时钟信号交替切换输入电路，使其在采样模式和保持模式间转换（配置见图24）。处于采样模式时，信号源必须能够在半个时钟周期内完成对采样电容的充电以及设置。

每个输入端串联一个小电阻，有助于降低驱动源输出级所需的峰值瞬态电流。可在输入端之间并联一个旁路电容，为动态充电电流提供通路。这种无源网络会在ADC输入端形成一个低通滤波器，因此，具体数值取决于应用场景。

在中频欠采样应用中，应减少采样电容。结合驱动源阻抗，旁路电容会限制输入带宽。更多相关信息，请参考《AN - 742应用笔记：失调与增益误差对开关电容放大器的影响》、《AN - 827应用笔记：射频/中频放大器接口的电阻性方法》，以及Analog Dialogue文章《变压器耦合前端与宽带A/D转换器》。

为实现最佳动态性能，需匹配驱动VIN+和VIN - 引脚的源阻抗，并使输入差分平衡。

输入共模

AD6672的模拟输入内部无直流偏置。在交流耦合应用中，用户必须从外部提供此偏置。将器件设置为VCM = 0.5 × AVDD（或0.9 V）可实现最佳性能。芯片设计中集成了片上共模电压基准，可通过VCM引脚获取。建议使用VCM输出来设置输入共模。

模拟输入的最佳共模电压由VCM引脚电压（通常为0.5 × AVDD）设定。VCM引脚必须通过0.1 μF电容接地，具体内容见应用信息部分。将此去耦电容放置在靠近引脚处，可缩短电阻和电感回路，从而改善性能。