AD9877单电源电缆调制解调器/机顶盒混合信号前端技术手册

概述
AD9877是一款单电源电缆调制解调器/机顶盒混合信号前端，内置发射路径插值滤波器、完整正交数字上变频器和发射DAC。接收路径内置12位ADC和双通道8位ADC。内部需要的所有时钟和输出系统时钟均由PLL从单晶体或时钟输入产生。
数据表：*附件：AD9877单电源电缆调制解调器 机顶盒混合信号前端技术手册.pdf

发射路径插值滤波器提供12或16倍的升采样系数，输出信号带宽高达8.4 MHz。直接数字频率合成器（DDS）可以产生最高65 MHz的载波频率，频率调谐分辨率为26位。发射DAC的分辨率为12位，能以高达232 MSPS的采样速率工作。模拟输出可以在0 dB至7.5 dB范围内调整，步进为0.5 dB，以便在输出电平需要降低时保持发射路径信噪比（SNR）性能。

12位ADC具有出色的欠采样性能，使其可提供10个以上的有效位数（ENOB），中频输入最高可达75 MHz。12位中频ADC的采样速率最高达33MHz，使其可以处理宽带信号输入。

提供两个可编程Σ-Δ型DAC，可用来控制可变增益放大器（VGA）或电压控制调谐器等外部元件。

该器件集成有CA端口，使主机处理器能通过MxFE串行端口(SPORT)控制AD8321/AD8323或AD8322/AD8327可编程增益放大器（PGA）电缆驱动器。

AD9877采用100引脚MQFP封装。与引脚兼容产品AD9873相比，其接收路径欠采样性能更佳，成本更低。额定温度范围为-40ºC至+85ºC工业温度范围。

特性

• 低成本3.3 V CMOS MxFE ^®^ ，用于MCNS-DOCSIS、DVB、DAVIC兼容机顶盒和电缆调制解调器应用
• 232 MHz正交数字上变频器
• 12位直接中频DAC (TxDAC+ ^®^ )
• 最高65 MHz载波频率DDS
• 可编程采样时钟速率
• 可选插值滤波器
• 模拟发射输出电平可调
• 12位、33 MSPS直接中频ADC
• 双通道、8位、16.5 MSPS采样IQ ADC
• 两个12位Σ-Δ型辅助DAC
• 与AD8321/AD8325或AD8322/AD8327直接接口
• PGA电缆驱动器

框图

引脚配置描述

工作原理

若要对AD9877有一个总体了解，请参考图15中的器件架构框图。以下是对该器件功能的一般性描述。后续部分将详细介绍数据路径的各个模块。

发射部分

调制模式操作

AD9877接收两个6位字，这些字与主时钟（MCLK）同步选通进入数据汇编器。MCLK上的高电平启动一个传输符号。两个连续的6位字组成一个12位复数符号。传入的数据被格式化为12位复数，其中交替的12位字分别被视为同相（I）和正交（Q）分量。一个符号的I和Q分量假定为二进制补码格式。传输I/Q数据的速率将被称为符号速率（fsymb），它是主时钟速率（fMCLK）的四分之一。

数据汇编器接收多路复用的I/Q数据，并创建两个并行的12位路径，分别包含I和Q数据对，它们构成一个复数符号。数据汇编器输出端出现的I和Q数据字对被称为I/Q样本（fsamp）。由于每个复数符号需要四个24位读取操作，因此fsymb是I/Q样本速率（fsamp）的四分之一（fsymb = fsamp × 4）。

一旦通过数据汇编器，I/Q数据流将被送入两个半带滤波器（半带滤波器1和2）。这两个滤波器的组合使样本速率提高4倍。因此，在半带滤波器的输出端，样本速率为4 × fsymb，即fMCLK。除了提高样本速率外，半带滤波器还提供必要的低通滤波特性，以抑制频谱镜像。