MAX5864超低功耗、高动态性能、22Msps模拟前端技术手册

概述
MAX5864超低功耗、高集成度模拟前端可理想用于便携式通信设备，如手机、PDA、WLAN以及3G无线终端。MAX5864集成双路8位接收ADC和双路10位发送DAC，能以极低的功耗提供较高的动态性能。ADC的模拟I-Q输入放大器为全差分结构，可接受1VP-P满量程信号。I-Q通道的典型相位匹配为±0.1°，幅度匹配为±0.03dB。在fIN = 5.5MHz和fCLK = 22Msps时，ADC的SINAD为48.5dB，无杂散动态范围(SFDR)为69dBc。DAC的模拟I-Q输出为全差分结构，满量程输出为±400mV，共模电压为1.4V。I-Q通道的典型相位匹配为±0.15°，增益匹配为±0.05dB。在fOUT = 2.2MHz和fCLK = 22MHz时，DAC具有双路10位分辨率，SFDR为71.7dBc，SNR为57dB。

针对频分复用(FDD)和时分复用(TDD)模式，ADC与DAC可同时或独立工作。3线串行接口可控制关断和收发器的工作模式。在ADC和DAC同时工作的收发器模式下，fCLK = 22Msps时功耗典型值为42mW。MAX5864具有内部1.024V电压基准，在整个供电范围与温度范围内保持稳定。MAX5864使用+2.7V至+3.3V模拟电源工作，可采用+1.8V至+3.3V数字I/O电源以保证逻辑兼容性。空闲模式下静态电流为5.6mA，关断模式下为1µA。MAX5864工作于扩展的-40°C至+85°C温度范围，提供48引脚薄型QFN封装。
数据表：*附件：MAX5864超低功耗、高动态性能、22Msps模拟前端技术手册.pdf

应用

• 3G无线终端
• 固定/移动宽带无线调制解调器
• 窄带/宽带CDMA手机
• PDA

特性

• 集成的双路8位ADC与双路10位DAC
• 超低功耗
  • fCLK = 22MHz时42mW (收发器模式)
  • fCLK = 15.36MHz时34mW (收发器模式)
  • 低电流空闲与关断模式
• 优异的动态性能
  • fIN = 5.5MHz时SINAD为48.5dB (ADC)
  • fOUT = 2.2MHz时SFDR为71.7dB (DAC)
• 优异的增益/相位匹配
  • fIN = 5.5MHz时±0.1°相位匹配，±0.03dB增益匹配(ADC)
• 内部/外部基准选择
• +1.8V至+3.3V数字输出电平(TTL/CMOS兼容)
• 为ADC/DAC提供并行数字输入/输出复用
• 微型48引脚薄型QFN封装(7mm x 7mm)

框图

典型操作特性

引脚描述

应用信息

使用平衡 - 不平衡变压器交流耦合

射频变压器（图7）为将单端信号源转换为全差分信号提供了绝佳方案，有助于实现ADC的最佳性能。将变压器的中心抽头连接到COM引脚，可使输入获得VDD/2的直流电平偏移。可以选择1:1变压器，也可选用升压变压器来降低驱动要求。一般来说，MAX5864在处理全差分输入信号方面优于SPDR和THD信号，尤其是在较高输入频率下。在差分模式中，由于两个输入端（IA+、IA - 、QA+、QA - ）相互平衡，偶次谐波更低，并且每个ADC输入所需的信号摆幅仅为单端模式下的一半。图8展示了一个使用射频变压器将MAX5864 DAC的差分模拟输出转换为单端输出的示例。

使用运算放大器耦合

当没有平衡 - 不平衡变压器可用时，可使用运算放大器来驱动MAX5864的模数转换器（ADC）。图9和图10展示了通过运算放大器驱动交流耦合单端以及直流耦合差分应用中ADC的情况。像MAX4354、MAX4454这类放大器具备高速、高带宽、低噪声和低失真特性，能够维持输入信号的完整性。图10中的电路也可用于数模转换器（DAC）差分模拟输出的接口，以提供增益或缓冲。DAC差分模拟输出不能用于单端模式，因为其内部生成的共模电平为1.4 VDC 。此外，DAC模拟输出的设计要求采用差分输入级，且输入阻抗需≥70 kΩ。如果需要单端输出，可使用一个放大器来实现差分转单端转换，并选择具有合适输入共模电压范围的放大器。

频分双工（FDD）和时分双工（TDD）模式

MAX5864可用于多种工作在FDD或TDD模式下的应用。在FDD模式下，MAX5864可用于Xcvr模式的应用，如WCDMA 3GPP（FDD）和4G技术。此外，MAX5864还能在Tx和Rx模式之间切换，适用于TD - SCDMA、WCDMA - 3GPP（TDD）、IEEE 802.11a/b/g和IEEE 802.16等TDD应用。

在FDD模式下，ADC和DAC同时工作。ADC总线和DAC总线相互隔离，且必须分别连接到18位并行总线（8位ADC和10位DAC）的数字基带处理器。通过三线串行接口选择Xcvr模式，并使用转换时钟来锁存数据。在FDD模式下，当fCLK = 15.36MHz时，MAX5864的功耗为34mW 。这是ADC和DAC同时工作时的总功耗。

在TDD模式下，ADC和DAC独立工作。ADC和DAC总线可连接在一起，形成一个10位并行总线，连接到数字基带处理器。通过三线串行接口，在Rx模式下使能ADC，在Tx模式下使能DAC。在Rx模式下工作时，DAC不传输数据，其内核被禁用，ADC总线处于三态，这样可消除任何不需要的寄生发射，防止总线竞争。在TDD模式下，当fCLK = 15.36MHz时，MAX5864在Rx模式下的功耗为24.7mW ，Tx模式下DAC的功耗为24mW。