AD9161/AD9162 11位、12 GSPS、RF数模转换器技术手册

概述
AD9161是一款高性能11位数模转换器(DAC)，支持最高达6 GSPS的数据速率。DAC内核基于一个四通道开关结构配合2倍插值滤波器，使DAC的有效更新速率在某些模式下高达12 GSPS。高动态范围和带宽使这些DAC非常适合最苛刻的高速射频(RF)DAC应用。
数据表：*附件：AD9161 AD9162 11位、12 GSPS、RF数模转换器技术手册.pdf

在基带模式下，元件的宽带宽能力和高动态范围相结合，在最小两个载波至最大1.794 GHz的满量程频谱范围内可支持DOCSIS 3.1电缆基础设施兼容性。2倍插值滤波器(FIR85)使AD9161/AD9162针对较低数据速率和转换器时钟进行配置，可降低系统总体功耗和滤波要求。在Mix-Mode^™^ 操作模式中，AD9161/ AD9162可在高达7.5 GHz的二阶和三阶奈奎斯特区内重构RF载波，同时仍保持出色的动态范围。输出电流可以在8 mA至38.76 mA范围内进行编程。AD9161/AD9162数据接口由最多八个JESD204B串行器/解串器(SERDES)通道组成，可对其通道速度和通道数进行编程，从而实现应用灵活性。

串行外设接口(SPI)可配置AD9161并监控所有寄存器的状态。AD9161提供165引脚、8.0 mm × 8.0 mm、0.5 mm间距、CSP_BGA和169引脚、11 mm × 11 mm、0.8 mm间距、CSP_BGA两种封装。

产品特色

1. 高动态范围和信号重建带宽支持高达7.5 GHz的RF信号频率合成。
2. 高达八个通道JESD204B SERDES接口，支持灵活的通道数和通道速度。
3. 带宽和动态范围可满足DOCSIS 3.1余量兼容性要求。

应用

• 宽带通信系统
  • DOCSIS 3.1电缆调制解调器终端系统(CMTS)/视频点播(VOD)/边沿正交幅度调制(EQAM)
• 无线通信基础设施
  • W-CDMA, LTE, LTE-A, 点对点
• 仪器仪表、自动测试设备(ATE)
• 雷达和干扰发射器

特性

• DAC更新速率高达12 GSPS（最小值）
• 6 GSPS直接RF频率合成（最小值）
  • 直流至2.5 GHz（基带1倍旁路模式）
  • 直流至6 GHz（2倍不归零(NRZ)模式）
  • 1.5 GHz至7.5 GHz（混合模式）
• 可旁路的插值（1倍或旁路模式）
  • 2×, 3×, 4×, 6×, 8×, 12×, 16×, 24×
• 出色的动态性能

框图

引脚配置描述

典型性能特征

工作原理

AD9161/AD9162 分别是具有串行解串器（SERDES）接口的 11 位和 16 位单路射频数模转换器（DAC）。图 1 展示了 AD9161/AD9162 的详细功能框图。12 条高速串行通道将数据传输至 DAC，数据速率最高可达 1.56 Gbps，实输入或 2.5 Gbps 复输入。

与 LVDS 或 CMOS 接口相比，SERDES 接口简化了印刷电路板（PCB）布局，并降低了设备的时钟要求。

输入数据的时钟源自 DAC 时钟，即设备时钟（符合 JESD204B 规范要求）。该设备时钟由高保真外部 DAC 采样时钟提供。通过片上时钟输入调整，可使用 SPI 端口优化 DAC 性能。设备可配置为在单通道、双通道、三通道、四通道、六通道或八通道模式下运行，具体取决于所需的输入数据速率。

AD9161/AD9162 的数字数据路径提供旁路（1x）模式（仅 AD9162 支持）以及多种插值模式（2x、3x、4x、6x、8x、12x、16x 和 24x），这些模式可通过具有 80%或 90%带宽的可编程半带滤波器实现，且三个后续半带滤波器（均为 90%带宽）和 DAC 采样率为 6 Gsps。提供了一个反 sinc 滤波器来补偿 sinc 相关的滚降。额外的半带滤波器 FIR85 采用四开关架构，可在时钟下降沿进行插值，从而在 2x NRZ 模式下有效使 DAC 更新速率翻倍。48 位可编程数控振荡器（NCO）可实现信号的近无限精度数字频率偏移。NCO 可与仅在 AD9162 中可用的时钟同步，也可与来自 SERDES 接口和数字数据路径的数字数据同步。100 MHz 的 SPI 字接口能够快速更新 NCO 的频率设置字。

AD9161/AD9162 DAC 内核提供全差分电流输出，标称满量程电流为 38.76 mA。满量程输出电流 I_{OUTFS} 用户可在 8 mA 至 38.76 mA 之间调节，通常为该范围中间值。

差分电流输出是互补的。DAC 采用专利的四开关架构，使 DAC 解码器能够将输出频率范围扩展到第二和第三奈奎斯特区，可在混频模式、归零（RZ）模式和 2x NRZ 模式（启用 FIR85 时）下工作。在 1x 旁路（仅 AD9162 支持）和 NRZ 模式下运行时，DAC 输出信号范围为 0 Hz 至 2.5 GHz。混频模式可用于访问 1.5 GHz 至 7.5 GHz 的输出信号范围。在 2x NRZ 模式下，通过 NCO 将信号偏移至高达 1.8 GHz 的瞬时带宽，插值模式下输出信号范围为 0 Hz 至 6 GHz。

AD9161/AD9162 支持多芯片同步功能，既能同步多个 DAC，又能为 DAC 建立恒定且可确定的延迟（延迟锁定）路径。每个 DAC 的延迟在多个 DAC 时钟周期内保持恒定，以实现链路建立。外部对齐（SYNCEXF）信号使 AD9161/AD9162 Subclass 1 符合 SYRESREF 信号链路要求。系统中提供了多种信号处理模式。

SPI 用于配置各种功能模块并监控其状态。不同功能模块和数据接口有特定的操作顺序要求（详见启动顺序部分）。评估板软件包中包含简单的 SPI 初始化例程，用于建立 JESD204B 链路。本数据手册详细介绍了 AD9161/AD9162 的各个模块，描述了 JESD204B 接口、控制参数和各种寄存器，用于设置和监控设备。推荐的启动例程可可靠地建立数据链路。

JESD204B串行数据接口

JESD204B概述

AD9161/AD9162有八个JESD204B数据端口用于接收数据。这八个JESD204B端口可作为JESD204B链路的一部分进行配置，该链路使用单个系统参考时钟（SYREF±）和设备时钟（CLKC±）。

JESD204B串行接口硬件由三层组成：物理层、数据链路层和传输层。硬件的这些部分将在后续章节中进行描述，包括如何配置接口的各个方面。图143展示了AD9161/AD9162串行接口中实现的通信层，用于恢复时钟和数据去斜，以及在数据被发送到设备的数字信号处理部分之前对数据进行解扰。

物理层在发送器（Tx）和接收器（Rx）之间建立可靠的通道；数据链路层负责将数据进行打包和解包。传输层接收JESD204B帧并将其转换为数字样本。

一系列JESD204B参数（L、F、K、M、N、NP、S、HD）定义了数据的打包方式，并告知设备如何将串行数据转换为样本。这些参数在传输层部分进行了详细定义。AD9161/AD9162还具有解扰选项（有关更多信息，请参见“解扰器”部分）。

支持的JESD204B参数的各种组合仅取决于通道数。因此，通过选择要使用的通道数，可以确定一组唯一的参数。此外，插值速率和要使用的通道数可用于定义配置的其余部分。所需的插值速率和通道数在寄存器0x110中选择。

AD9161/AD9162有一个单路DAC输出；然而，为了在芯片上进行复信号处理，当使用插值时，转换器计数定义为M = 2。

对于特定的应用，要使用的转换器数量（M）和数据速率变量是已知的。通道速率变量和通道数（L）可以按如下方式进行权衡：

其中，通道速率必须在750 Mbps和12.5 Gbps之间。

实现和恢复通道的同步非常重要。为了简化与发送器的同步，AD9161/AD9162为每个JESD204B链路指定一个主同步信号。SYNCOUT±引脚用作主同步信号，用于所有通道。如果任何链路中存在同步请求，发送器会停止向所有链路发送数据和时钟，直到实现同步。