DesignCon 采访 | Cadence 的前瞻性方法和先进封装设计的未来

 

随着半导体产业快速发展，人工智能加速推动对高性能计算的需求，Cadence 将自己定位为仿真和设计自动化领域的行业先锋。在于圣克拉拉会议中心举行的 DesignCon 2025 大会上，Cadence 产品管理总监 Brad Griffin 分享了公司在信号完整性、电源完整性、热仿真和电磁分析方面的最新进展，这些技术正是行业向异构集成和芯粒架构转型的关键驱动力。

 

“这标志着 Cadence 在 DesignCon 大会上的一个新起点。”Griffin 表示。“我们已连续参会 20 余年，虽然印刷电路板仍然很重要，但行业格局已发生变化——过去分布在电路板上的器件，如今被集成至单一封装中。” 

 

通用芯粒互联技术 (UCIe) 标准和高带宽存储器 (HBM) 接口极大推动了这一转变，大幅增加了设计复杂性、数据规模和仿真要求。随着 AI 芯片在硅基板或有机基板上集成多个芯粒，传统仿真流程已难以满足新兴架构的需求。

 

 

应对异构集成的复杂性

 

随着系统架构从单裸片架构转向多裸片架构，Cadence 专注于开发新工具，以应对裸片间通信数据的指数级增长。“先进封装内的几何尺寸远远小于印刷电路板上的几何尺寸，这导致我们的设计数据库规模呈爆炸式增长。”Griffin 解释道。 

 

其中一项关键挑战是如何确保芯粒之间的无缝通信。目前，UCIe 标准已广泛应用于裸片间互连，但随之而来的信号完整性和电源完整性问题，需要依赖先进的仿真工作流程来解决。与此同时，HBM 接口通过堆叠内存裸片来实现高速性能，但会生成大量数据，这些数据必须在制造前通过仿真进行验证。 

 

“Cadence 已将仿真工具直接集成至我们的设计平台，”Griffin 表示，“如果等到设计过程结束才进行仿真，可能为时已晚。通过在设计过程中进行实时、选择性仿真，我们可以帮助工程师实现设计“左移”，通过设计同步分析，提前发现并解决问题，减少设计迭代次数，加快产品上市时间。” 

 

 

仿真可扩展性：实现 AI 芯片设计

 

Cadence 的一项主要创新是具有高效的多核扩展能力，可大大缩短计算时间。这对于具有多个 HBM 接口（有时单一设计中有多达 12 个接口）的 AI 芯片尤为重要，因为 AI 芯片设计流程涉及庞大的仿真工作量。 

 

“过去，工程师必须导出可能高达 500GB 的设计数据才能进行一次仿真，整个过程往往耗时数天。”Griffin 说道。“而如今，Cadence 的工具仅提取必要的数据，将仿真周期从几天缩短至几分钟。” 

 

在这一过程中，Cadence 的 Clarity 3D Solver 发挥了关键作用。传统的全波 3D 电磁求解器仅用于解决特定的问题，但随着设计日益紧凑和复杂，具备签核级精度的电磁分析已成为必然趋势。

 

“现如今，全波 3D 求解器被用作先进封装设计的标准解决方案。”Griffin 表示。“Cadence 的 Clarity 求解器兼具准确性和可扩展性，能够帮助公司满足新一代 AI 硬件的需求。” 

 

 

高性能系统中的热挑战

 

随着 AI 工作负载推动功率密度不断提升，热管理已成为芯粒架构设计工程师关注的核心问题。如果没有适当的冷却方案，即使是最先进的半导体设计也可能面临过热和故障的风险。

 

“二十年前，热分析并不是 Cadence 关注的重点，”Griffin 表示，“但如今已成为客户首要关注的问题。” 

 

为了应对这些挑战，Cadence 推出了多物理场仿真平台 Celsius Studio。该平台集成了电热协同仿真和计算流体力学 (CFD)，能够仿真芯片、封装、电路板和系统级别的散热。

 

“借助 Celsius，电气工程师可以仿真瞬态热行为，动态调整功耗以防止过热。”Griffin 说道。“同时，机械工程师能够在同一环境中完成气流、液体冷却和外壳设计仿真。” 

 

 

修复损坏的设计流程：

从“弗兰肯流程”到集成工作流程 

 

大型先进封装设计面临的一个紧迫问题是 Griffin 所称的“弗兰肯流程”——依赖独立且缺乏协调的工具进行仿真、分析和设计的碎片化方法。 

 

“工程师不可能花费数周时间将数据从一种工具传输到另一种工具。”Griffin 说道。“Cadence 在设计环境中进行仿真，消除了这一低效环节，使工程师能够在完成整个设计之前签核关键子系统。” 

 

Cadence 前瞻性的“左移”方法将 PCB、IC 封装和 3D-IC 设计工作流程与信号完整性、电源完整性、热和电磁仿真相结合，确保工程师能够在设计的早期阶段发现并解决问题。

 

“我们正在见证设计思维的重大转变。”Griffin 表示。“如今，越来越多的设计工程师直接运行仿真，而不再等待专门的信号完整性或电源完整性专家来处理。这不仅加快了开发周期，还降低了设计错误率。” 

 

 

前景展望：仿真和 AI 驱动设计的未来

 

随着行业深入推进 AI 驱动的芯片设计，Cadence 不断拓展其电子设计自动化 (EDA) 解决方案。公司利用机器学习和基于云的仿真可扩展性，进一步简化异构集成工作流程，使 AI、高性能计算和新一代半导体设计比以往更加高效。 

 

Cadence 还专注于提高设计验证的自动化水平，通过 AI 辅助仿真和验证，减轻工程师的负担。随着半导体制造商竞相开发突破能效和计算性能极限的芯片，这些进步将变得尤为重要。 

 

“我们不仅紧跟行业发展的步伐，”Griffin 总结道，“更致力于塑造行业的未来。”