MAX9375单LVDS/任意逻辑至LVPECL转换器技术手册

概述
MAX9375是一个高速、全差分、任意电平到LVPECL的转换器，设计信号速率高达2GHz。其极低的传输延迟和高速等特性，尤其适合于多种高速网络路由和背板应用。

MAX9375可接受任何电源电压范围内、幅度不小于100mV的差分信号。输入完全兼容于LVDS、LVPECL、HSTL和CML差分信号标准，输出满足LVPECL电平，具有足够的电流驱动50Ω传输线。

MAX9375提供8引脚µMAX形式封装，工作于+3.3V单电源、-40°C至+85°C的温度范围。
数据表：*附件：MAX9375单LVDS任意逻辑至LVPECL转换器技术手册.pdf

应用

• 背板逻辑标准转换
• DLC
• DSLAM
• 局域网(LAN)
• WAN

特性

• 保证2GHz工作频率
• 接受LVDS/LVPECL/任意电平输入
• 421ps (典型)传输延迟
• 30ps (最大)脉冲扭曲
• 2psRMS (最大)随机抖动
• 为确保AC特性，最小差分输入100mV
• 带温度补偿的LVPECL输出
• 工作电源电压范围+3.0V至+3.6V

• 2kV的ESD保护(人体模型)

框图

引脚配置描述

典型操作特性

应用信息

输出端接

使用50Ω电阻将输出端接到（V_{CC} - 2V ），或采用等效的戴维南端接方式。分别对OUT和 overline{OUT} 进行端接，以降低输出失真。当从差分输出端引出单端信号时，请勿同时端接OUT和 overline{OUT} 。

确保输出电流不超过绝对最大额定值中规定的数值。在所有工作条件下，都应遵守器件的总热限制。

电源去耦

使用高频表面贴装陶瓷电容（0.1μF和0.01μF ）将 V_{CC} 旁路至地。尽可能将电容放置在靠近器件引脚的位置，0.01μF的电容应离器件引脚最近。

走线

电路板的走线布局对于保持高速差分信号的信号完整性至关重要。保持信号完整性在一定程度上是通过减少信号反射和偏斜，以及提高共模噪声抗扰度来实现的。

信号反射是由50Ω特性阻抗的走线不连续造成的。通过保持差分走线之间的距离、不使用尖锐转角或过孔来避免不连续情况。保持走线间距一致也能提高共模噪声抗扰度。通过使差分走线的电气长度匹配来减少信号偏斜。