MAX9374/MAX9374A差分LVPECL至LVDS变换器技术手册

概述
MAX9374和MAX9374A是为电讯应用而设计的2.0GHz差分LVPECL到LVDS电平转换器，具有250ps的传输延迟。差分输出信号符合ANSI TIA/EIA-644 LVDS标准。输入端由内部电阻提供偏置，以便在输入开路时，输出为差分低电平。提供片上VBB参考输出，便于单端工作模式。

MAX9374设计工作于2.375V至2.625V电源，以适用于低电压2.5V系统。MAX9374A设计工作于3.0V至3.6V，以适用于3.3V标称电源的系统。两种器件都提供工业标准8针SOT23和SO封装。
数据表：*附件：MAX9374 MAX9374A差分LVPECL至LVDS变换器技术手册.pdf

应用

• 局端时钟分配
• DSLAM/DLC
• 低抖动数据中继器
• 大容量存储
• 精密时钟缓冲器
• 无线基站

特性

• 保证2.0GHz工作频率
• 250ps (典型)传输延迟
• 1.0psRMS抖动(典型)
• 2.375V至2.625V低电源电压范围(MAX9374)
• 为单端输入提供片上VBB参考输出
• 输入开路时，输出为低
• 符合ANSI TIA/EIA-644 LVDS标准
• ESD保护>2.0kV (人体模型)
• 提供小型8引脚SOT23封装

应用电路

DC电气特性

典型操作特性

引脚配置描述

详细说明

MAX9374/MAX9374A是2.0GHz的差分LVPECL转LVDS转换器。输出为差分LVDS，符合ANSI TIA/EIA - 644标准。输入通过内部偏置电阻连接到LVDS标准，当输入开路时，片上VBB基准电压使输出为差分低电平。该器件支持单端输入操作，MAX9374在2.375V至2.625V的系统中工作，标称值为2.5V。MAX9374A设计用于在3.0V至3.6V的系统中工作，标称值为3.3V。

差分LVPECL输入

MAX9374/MAX9374A接受差分LVPECL输入，并可通过VBB电压基准配置为接受单端输入。施加到输入的差分信号的最大幅度为3.0V或Vcc（取较小值）。此限制也适用于参考电压输入与任何输入之间的差值。差分输入电压的高电平和低电平（VHD和VLD）以及差分输入电压（VIH - VIL）可同时应用。

单端输入和VBB

差分输入可配置为接受单端输入，通过将VBB连接到D输入并将单端输入信号施加到D输入来产生非反相单端输入。类似地，将VBB连接到D输入并将输入信号施加到D输入可产生反相单端输入。使用VBB时，单端配置的输入可以由地和Vcc驱动。注意，单端输入必须至少为LVBB ±95mV，或单端输入的摆幅至少为95mV，才能将输出切换到直流电气特性表中规定的VOH和VOL电平。

使用VBB参考电压输出时，通过一个0.01μF陶瓷电容将VBB旁路到地。如果不使用VBB参考电压，则将其悬空。VBB仅用于依赖它的输入。

输入偏置电阻

内部偏置电阻确保在输入（差分）未连接的情况下输出为低电平。反相输入（D）通过一个36.5kΩ下拉电阻偏置到Vcc，同相输入（D）通过一个75kΩ上拉电阻偏置到地。

差分LVDS输出

差分输出符合ANSI TIA/EIA - 644 LVDS标准。通常，按照典型应用电路所示，在Q和Q之间用100Ω电阻对输出进行端接。输出具有短路保护功能。

应用信息

电源去耦

用0.1μF和0.01μF的高频表面贴装陶瓷电容将Vcc旁路到地，尽可能将电容靠近器件安装，0.01μF电容最靠近器件。使用多个并联过孔，以最小化寄生电感。使用VBB参考电压输出时，通过一个0.01μF陶瓷电容将VBB旁路到地（如果不使用VBB参考电压，可将其悬空 ）。

受控阻抗走线

输入和输出走线特性会影响MAX9374/MAX9374A的性能。将高频输入和输出信号连接到50Ω特性阻抗走线。尽量减少过孔数量，以防止阻抗不连续。通过匹配电缆和连接器保持50Ω特性阻抗，以减少反射。通过匹配差分对内走线的电气长度来减少偏移。

输出端接

按照典型应用电路所示，在Q和Q之间用100Ω电阻对输出进行端接。两个输出都必须进行端接。