MAX9150低抖动、10端口LVDS转发器技术手册

概述
MAX9150低抖动、10端口、低压差分信号(LVDS)中继器专为需要高速数据或时钟分配同时尽可能降低功耗、缩小空间和减少噪声的应用而设计。该器件接受单个LVDS输入并在10路LVDS输出处重复信号。每个差分输出总共驱动50Ω，允许在每端具有100Ω端接的传输线上进行信号的点对点分配。

120ps（最大值）超低峰峰值抖动（确定性和随机性）可确保在对时序误差高度敏感的高速链路中进行可靠通信，尤其是那些包含时钟和数据恢复或串行器和解串器的链路。高速开关性能支持400Mbps的数据速率和小于100ps的通道间偏斜，同时采用+3.3V单电源供电。

400Mbps时的电源电流为160mA（最大值），在低功耗关断模式下降至60µA（最大值）。输入和输出符合EIA/TIA-644 LVDS标准。当输入未驱动且开路、已端接或短路时，故障安全功能可将输出设置为高电平。MAX9150采用28引脚TSSOP封装。

关于LVDS线路驱动器和接收器，请参考MAX9110/MAX9112和MAX9111/MAX9113数据手册。
数据表：*附件：MAX9150低抖动、10端口LVDS转发器技术手册.pdf

应用

• 分插多路复用器
• 背板和互连应用
• 手机基站
• 时钟/数据分配
• 数字交叉连接
• 网络路由器和交换机

特性

• 超低总抖动：120ps p-p （最大值）（确定性和随机）
• 通道间偏斜：100ps（最大值）
• 支持400Mbps数据速率
• 关断电流：60µA
• 符合EIA/TIA-644 LVDS标准
• +3.3V单电源
• 故障安全电路可将未驱动输入的输出设置为高电平
• VCC = 0V 时提供高阻抗LVDS输入

应用电路

引脚配置描述

DC电气特性

典型操作特性

应用信息

电源去耦

用0.1μF的高频表面贴装陶瓷电容和1nF电容，尽可能靠近Vcc引脚并联，对每个Vcc引脚进行去耦，较小值电容应最靠近Vcc引脚。

差分走线

输出走线特性会影响MAX9150的性能。使用受控阻抗走线，使其与传输介质的阻抗和端接电阻相匹配。确保噪声以共模方式耦合，将差分走线紧密排布在一起。通过匹配走线的电气长度来减少偏移，过度的偏移会导致磁场抵消作用降低。在差分走线之间保持恒定距离，避免差分阻抗出现不连续性。避免90°转弯，并尽量减少过孔数量，以进一步防止阻抗不连续性。

电缆和连接器

传输介质通常具有约100Ω的受控差分阻抗。使用具有匹配差分阻抗的电缆和连接器，以最大限度地减少阻抗不连续性。

避免使用非平衡电缆，如带状电缆或简单的同轴电缆。平衡电缆，如双绞线，信号质量更优，由于磁场抵消作用，产生的电磁干扰较少。平衡电缆往往会拾取共模噪声，而LVDS接收器会拒绝共模噪声。
端接

端接电阻应与传输线的差分特性阻抗相匹配。由于MAX9150是电流调节器件，没有端接电阻就不会产生输出电压。输出电压电平取决于端接电阻的总阻值。MAX9150为点对点链路产生LVDS输出电平，输出差分幅度约为100Ω端接时的幅度。典型输出电流为6.4mA，当MAX9150驱动具有100Ω端接电阻的传输线时，产生约320mV的输出电压（6.4mA×50Ω = 320mV ）。端接电阻值在90Ω至150Ω之间，具体取决于传输介质的特性阻抗。

尽量缩短输出端接电阻与相应MAX9150发射器输出之间的距离。使用精度为±1%的表面贴装电阻。

尽量缩短输入端接电阻与MAX9150接收器输入之间的距离。使用精度为±1%的表面贴装电阻。