ADN4650/ADN4651/ADN4652 5 kV/3.75 kV rms、600 Mbps双通道LVDS隔离器技术手册

概述
ADN4652是一款信号隔离式、低压差分信号(LVDS)缓冲器，数据速率高达600 Mbps，并且具有极低的抖动。

该器件集成 iCoupler技术，增强了高速工作性能，可提供符合TIA/EIA-644-A标准的LVDS驱动器和接收器电气隔离。从而实现LVDS信号链的直接隔离。

该器件集成 iCoupler技术，增强了高速工作性能，可提供符合TIA/EIA-644-A标准的LVDS驱动器和接收器电气隔离。从而实现LVDS信号链的直接隔离。

LVDS和隔离电路采用2.5V电源，提供高速工作和低抖动。集成片上LDO采用外部3.3V电源可以提供需要的2.5V电源。额定温度范围为宽工业温度范围，采用20引脚宽体SOIC封装，具有5kV rms隔离。
数据表：*附件：ADN4650 ADN4651 ADN4652 5 kV 3.75 kV rms、600 Mbps双通道LVDS隔离器技术手册.pdf

应用

• 模拟前端(AFE)隔离
• 数据平面隔离
• 隔离高速时钟和数据链路
• 针对LVDS提供隔离SPI

功能框图

时序图

引脚配置描述

典型性能特征

工作原理

ADN4650/ADN4651/ADN4652 是符合 TIA/EIA - 644 - A 标准的 LVDS 隔离缓冲器。施加到输入端的 LVDS 信号在缓冲器的输出端传输，并且实现电流隔离。这种隔离集成在器件的两侧，允许在 LVDS 信号链中实现隔离。

LVDS 接收器检测 LVDS 输入上的端接电阻两端的差分电压。集成数字隔离器跨隔离屏障传输输入状态，LVDS 驱动器输出与输入状态一致。

在任何 DIN+ 引脚上存在≥100mV 的正差分电压时，相应的 DOUT+ 引脚会输出电流。该电流沿总线流向接收器的负端，而 DOUT - 引脚吸收回流电流。在任何 DIN - 引脚上存在≥100mV 的负差分电压时，相应的 DOUT - 引脚会输出电流，而 DOUT+ 引脚吸收回流电流。表 16 和表 17 展示了这些输入 / 输出组合。

输出驱动电流在 ±2.5mA 至 ±4.5mA 之间（典型值为 ±3.1mA），在 100Ω 端接电阻（R_T ）上产生 ±250mV 至 ±450mV 的电压。接收电压以 1.2V 为中心。需要注意的是，由于差分摆动（V_DIFF ）在 R_T 两端反转，因此 R_T 两端的峰峰值电压摆幅是差分电压幅值（|V_DIFF | ）的两倍。

真值表和故障安全功能

LVDS 标准 TIA/EIA - 644 - A 定义了两种正常接收器工作条件：输入差分电压≥ + 100mV 时逻辑状态为高电平，电压≤ - 100mV 时逻辑状态为低电平。在这些阈值之间，标准 LVDS 接收器的工作状态不确定（它们可能检测到高电平状态），如图 16 所示，ADN4650 也是如此。ADN4651/ADN4652 中实现了故障安全电路，以确保当输入状态不确定（ - 100mV < V_ID < + 100mV ）时，LVDS 输出处于已知状态（逻辑高电平），如表 17 所示。

当输入悬空（未连接，无端接电阻）、输入短路（无驱动器连接到输入，但有端接电阻）时，会出现这种输入状态。开路、短路和端接 / 空闲总线故障安全功能分别确保在这些故障情况下输出处于已知状态，这由 ADN4651/ADN4652 实现。

在这些输入状态（ - 100mV < V_ID < + 100mV ）触发故障安全电路后，在保证输出为高电平（V_OUT ≥ 250mV ）之前，存在长达 1.2μs 的延迟。在此期间，输出可能转换为或保持在逻辑低电平状态（V_OUT ≤ - 250mV ）。

输入差分电压一旦超过某些上升和下降阈值（+ 100mV 和 - 100mV ），故障安全电路就会触发。这意味着输入信号上典型的 LVDS 缓慢上升和下降时间（350ps 最大 t_R/t_F ），可能会在高低电平转换时触发故障安全电路。

为正常工作，最小 | V_ID | 为 100mV，上升 / 下降时间必须≤5ns，以避免触发故障安全状态。对于非常低速的应用，其中缓慢的高低电平转换超出了该限制，预期外部偏置电阻可引入最小 | V_ID | 为 100mV（即故障安全电路无法触发）。