ADuM1240/ADuM1241/ADuM1245/ADuM1246微功耗双通道数字隔离器技术手册

概述
ADuM1240是采用2/1通道方向性的微功耗、双通道、默认高电平数字隔离器，其基于ADI公司iCoupler ^®^ 技术（[提供四通道产品]）。 这些隔离器件将高速CMOS与单芯片空芯变压器技术融为一体，具有优于光耦合器件等替代器件的出色性能特征，而所需功率低于任何现有隔离产品。

该系列四通道、3 kV数字隔离器件采用8引脚SOIC封装，工作电源电压低至2.5 V，具有较低的功耗，在数据速率相当（最高2 Mbps）的情况下，其功耗仅为同类隔离器的一小部分。 此外，所有型号均提供低脉冲宽度失真（A级小于8 ns）和输入毛刺滤波器以保护设备不受外来噪声干扰。

所有型号均可采用低至2.25 V的电源电压工作，与低压系统兼容，并且能够跨越隔离栅实现电压转换功能。 另外，在没有输入电源的情况下，所有型号的输出均为默认逻辑高电平状态。 首次上电或尚未在输入端施加电源时，ADuM1240和ADuM1241默认输出高电平，ADuM1245和ADuM1246则默认输出低电平。
数据表：*附件：ADuM1240 ADuM1241 ADuM1245 ADuM1246微功耗双通道数字隔离器技术手册.pdf

产品特色

1. 出色的功耗性能 这些3 kV数字隔离器可采用2.5 V电源供电
2. 提供失真和噪声保护。 提供低脉冲宽度失真（A级模型小于8 ns）和输入毛刺滤波器以保护设备不受外来噪声干扰。

应用

• 通用低功耗多通道隔离
• 1 MHz低功耗SPI
• 4 mA至20 mA环路过程控制
  特性
• 超低功耗：
  工作电压：3.3 V
  6 μA（每通道静态电流，使能刷新）
  0.3 μA（每通道静态电流，禁用刷新）
• 148 μA/Mbps（每通道典型动态电流）
• 工作电压：2.5 V
  3 μA（每通道静态电流，使能刷新）
  0.1 μA（每通道静态电流，使能刷新）
• 116 μA/Mbps（每通道典型动态电流）
• 8引脚小型SOIC封装
• 双向通信
• CSA元件验收通知#5A（申请中）
• 数据速率最高可达2 Mbps (NRZ)
• 工作温度最高可达： 125°C
• [提供四通道产品]

框图

引脚配置描述

典型性能特征

应用信息

印刷电路板布局

ADuM1200/ADuM1201/ADuM1245/ADuM1246 数字隔离器的逻辑接口无需外部接口电路。强烈建议在输入和输出电源引脚处进行电源去耦，如图 1 所示。使用取值在 0.01μF 至 0.1μF 之间的小容量陶瓷电容，以实现良好的高频去耦。为获得最佳效果，电容两端与输入电源引脚之间的总走线长度均不得超过 20mm 。

采用符合 IPC 2221 标准（及相关 IPC 数字隔离器标准）的恰当 PCB 设计，可使辐射发射满足 CISPR 22 Class B 和 FCC Class B 标准，同时也能在未加屏蔽的环境中使用。此外，还可采用 AN - 1109 中所述的其他技术来进一步降低系统级辐射发射，包括电路板布局和堆叠设置等。

对于涉及高共模瞬态的应用，务必使隔离栅两侧的电路板耦合降至最低。此外，电路板布局必须设计为：任何确实发生的耦合会平等地影响给定组件侧的所有引脚。若未做到这一点，可能会使引脚之间出现超出器件绝对最大额定值的电压差，进而导致器件闩锁或永久性损坏。

传播延迟相关参数

传播延迟是描述逻辑信号在组件中传播所需时间的参数。低电平到高电平输出的传播延迟，可能与高电平到低电平输出的传播延迟不同。

脉冲宽度失真指的是两种延迟值之间的最大差异，它体现了输入信号时序的保真度。

通道间匹配是指单个 ADuM1200/ADuM1201/ADuM1245/ADuM1246 组件内不同通道之间，传播延迟的最大差异量。

传播延迟偏差是指在相同条件下运行的多个 ADuM1200/ADuM1201/ADuM1245/ADuM1246 组件之间，传播延迟的最大差异量。

直流校正和低功耗运行

标准运行模式

隔离器输入处的正脉冲和负脉冲转换会使窄（±1）脉冲发送到解码器，进而设置或重置解码器。解码器通过脉冲进行初始化，表明输入逻辑转换。在无逻辑转换脉冲时，若输入保持 EN = 1、EN = 0（低电平），则表示输入处于超过 200ms 的稳定状态。若设备未收到内部脉冲，解码器会假定输入未正确连接，输出进入默认状态。默认状态在 ADuM1245 和 ADuM1246 版本中为高电平，在 ADuM1200 和 ADuM1201 版本中为低电平。

低功耗运行模式

要实现最低功耗，可通过将 EN 和 EN 置为高电平，禁用 ADuM1200/ADuM1201/ADuM1245/ADuM1246 的刷新和监视功能。这些控制引脚必须在组件的两侧设置为相同值，以确保正常运行。

在此模式下，芯片的电流消耗会降至最低，因为不再保证电路能启动。例如，若发生以下事件序列：

1. 电源施加到 Side 1（侧 1 ）。
2. 电源施加到 Side 2（侧 2 ）的 V_{DD2} 输入。
3. 高电平施加到 Side 2（侧 2 ）的 V_{IN2} 输入。

V_{DD1} 和 V_{IN2} 无法自动传输到 Side 2（侧 2 ），且由于未检测到输入和输出转换，无法保证通道处于正确匹配状态。这种情况可通过在短时间内发送刷新脉冲或强制重新同步来解决，以确保通道正确匹配，避免误触发。