74ls165中文资料汇总(74ls165引脚图及功能_工作原理及应用电路)

芯片引脚图

693人已加入

描述

  74ls165引脚图及功能

  74ls165是8位并入串出移位寄存器。

74LS165

  CLK,CLK INH 时钟输入端(上升沿有效)

  A-H 并行数据输入端

  SER 串行数据输入端

  QH 输出端

  74LS165互补输出端

  74LS165移位控制/置入控制(低电平有效)

  74ls165工作原理

  当移位\植入控制端(SH/LD)为低电平时,并行数据(A-H) 被置入寄存器,而时钟(CLK,CLK INH)及串行数据(SER)均无关。当SH/LD)为高电平时,并行置数功能被禁止。

  CLK和CLK INK在功能上是等价的,可以交换使用。当CLK和CLK INK有一个为低电平并且SH/LD为高电平时,另一个时钟可以输入。当CLK和 CLK INK有一个为高电平时,另一个时钟被禁止。只有在CLK为高电平时CLK INK才可变为高电平。

  74ls165逻辑图

74LS165

  74ls165极限值

  电源电压…………………………………7V

  输入电压…………………………………5.5V

  SH/LD与CLKINK间电压……………………5.5V

  工作环境温度

  54164……………………………………-55~125℃

  74164……………………………………-0~70℃

  储存温度……………………………………-65℃~150℃

  74ls165真值表

74LS165

  H-高电平

  L-低电平

  X-任意电平

  ↑-低到高电平跳变

  74ls165时序图

74LS165

  74ls165推荐工作条件

74LS165

  74ls165静态特性

74LS165
74LS165

  [1]:测试条件中的“最小”和“最大”用推荐工作条件中的相应值。

  74ls165动态特性

74LS165

  [2]:fmax最大时钟频率。tPLH输出由低电平到高电平传输延迟时间tPHL输出由高电平到低电平传输延迟时间

  两款74ls165应用电路

  应用电路一:

74LS165

  TXD(P3.1)作为移位脉冲输出端与74LS165的移位脉冲输入端CLOCK相连;RXD(P3.0)作为串行输入端与74LS165的串行输出端QH相连;P3.2用来控制74165的移位与置入。

  应用电路二:

  89C51和74LS165连接电路图

74LS165

  74ls165相关文章:

  74ls165应用电路图大全(三款74ls165应用电路)

  一文看懂74ls165级联测试程序与proteus仿真电路图

  74ls165相关下载:

  74LS165中文资料.pdf


打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分