74ls173中文资料汇总(74ls173引脚图及功能_逻辑图及特性)

芯片引脚图

693人已加入

描述

  74ls173引脚图及功能

  74ls173为具有三态输出的4位寄存器。

寄存器

  引出端符号

  CP 时钟输入端(上升沿有效)

  CR 清除端

  1D~4D 数据输入端

  1Q~4Q 输出端

  寄存器三态允许允许端(低电平有效)

  寄存器数据选通端(低电平有效)

  74ls173逻辑图

寄存器

  74ls173功能表

寄存器

  H――高电平

  L――低电平

  X――任意

  Z――高阻

  Q0――规定的稳态输入条件建立前Q的电平

  ↑——低到高跳变

  74ls173极限值

  电源电压——7V

  输入电压

  54/74LS173—— 7V

  输入高阻态电压—— 5.5V

  工作环境温度

  74××× ——0~70℃

  储存温度 ——-65℃~150℃

  74ls173推荐工作条件

寄存器

  74ls173静态特性

寄存器

  [1]:测试条件中的“最小”和“最大”用推荐工作条件中的相应值。

  74ls173动态特性

寄存器

  [2]: fmax 最大时钟频率。tPLH输出由低电平到高电平传输延迟时间 tPHL输出由高电平到低电平传输延迟时间 tPZH输出由高阻态到高电平允许时间 tPZL输出由高阻态到低电平允许时间 tPHZ 输出由高电平到高阻态禁止时间 tPLZ 输出由低电平到高阻态禁止时间。

  74ls173相关下载:74LS173中文资料pdf

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分