74ls166中文资料_74ls166引脚图及功能_逻辑图及特性参数

芯片引脚图

698人已加入

描述

74ls166是8位移位寄存器(串、并行输入,串行输出),其主要电特性的典型值如下:

时钟

当清除端(/CLR)为低电平时,输出端(QH)为低电平,其余七个触发器也均为低电平。

当CLKINH为低电平,移位/置入控制端SH/LD为低电平,并行数据输入端(A-H)送入数据,在CLK上升沿作用下进行串行移位操作,数据由SER送入。

CLK和CLKINH在功能上是等价的,可以交换使用。在CLK为高电平时CLKINH才可变为高电平。

引出端符号

CLK,CLKINH时钟输入端(上升沿有效)

/CLR清除端(低电平有效)

A-H并行数据输入端

SER串行数据输入端

QH输出端

SH/LD移位控制/置入控制(低电平有效)

74ls166引脚图

时钟

74ls166封装图

时钟

74ls166逻辑图

时钟

极限值

电源电压…………………………………7V

输入电压…………………………………5.5V

工作环境温度

54164……………………………………-55~125℃

74164……………………………………-0~70℃

储存温度……………………………………-65℃~150℃

功能表

时钟

74ls166时序图

时钟

74ls166特性参数

推荐工作条件:

时钟

静态特性(TA为工作环境温度范围)

时钟

时钟

动态特性(TA=25℃)

时钟

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分