VHDL语言编程用什么编译软件_需要看哪方面的书籍

　　VHDL 的英文全名是VHSIC Hardware Description Language（VHSIC硬件描述语言）。VHSIC是Very High Speed Integrated Circuit的缩写，是20世纪80年代在美国国防部的资助下始创的，并最终导致了VHDL语言的出现。本文主要介绍了VHDL语言编程用什么编译软件以及学习VHDL语言需要看哪方面的书籍，最后还阐述了学习VHDL语言应注意的几个问题盘点。

　　VHDL语言特点

　　VHDL语言能够成为标准化的硬件描述语言并获得广泛应用，它自身必然具有很多其他硬件描述语言所不具备的优点。归纳起来，VHDL语言主要具有以下优点：

　　（1）VHDL语言功能强大，设计方式多样

　　VHDL语言具有强大的语言结构，只需采用简单明确的VHDL语言程序就可以描述十分复杂的硬件电路。同时，它还具有多层次的电路设计描述功能。此外，VHDL语言能够同时支持同步电路、异步电路和随机电路的设计实现，这是其他硬件描述语言所不能比拟的。VHDL语言设计方法灵活多样，既支持自顶向下的设计方式，也支持自底向上的设计方法；既支持模块化设计方法，也支持层次化设计方法。

　　（2）VHDL语言具有强大的硬件描述能力

　　VHDL语言具有多层次的电路设计描述功能，既可描述系统级电路，也可以描述门级电路；描述方式既可以采用行为描述、寄存器传输描述或者结构描述，也可以采用三者的混合描述方式。同时，VHDL语言也支持惯性延迟和传输延迟，这样可以准确地建立硬件电路的模型。VHDL语言的强大描述能力还体现在它具有丰富的数据类型。VHDL语言既支持标准定义的数据类型，也支持用户定义的数据类型，这样便会给硬件描述带来较大的自由度。

　　（3）VHDL语言具有很强的移植能力

　　VHDL语言很强的移植能力主要体现在：对于同一个硬件电路的VHDL语言描述，它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到另一个工作平台上去执行。

　　（4）VHDL语言的设计描述与器件无关

　　采用VHDL语言描述硬件电路时，设计人员并不需要首先考虑选择进行设计的器件。这样做的好处是可以使设计人员集中精力进行电路设计的优化，而不需要考虑其他的问题。当硬件电路的设计描述完成以后，VHDL语言允许采用多种不同的器件结构来实现。

　　（5）VHDL语言程序易于共享和复用

　　VHDL语言采用基于库（library）的设计方法。在设计过程中，设计人员可以建立各种可再次利用的模块，一个大规模的硬件电路的设计不可能从门级电路开始一步步地进行设计，而是一些模块的累加。这些模块可以预先设计或者使用以前设计中的存档模块，将这些模块存放在库中，就可以在以后的设计中进行复用。

　　由于VHDL语言是一种描述、模拟、综合、优化和布线的标准硬件描述语言，因此它可以使设计成果在设计人员之间方便地进行交流和共享，从而减小硬件电路设计的工作量，缩短开发周期。

　　

　　VHDL语言编程用什么编译软件

　　一、Quartus

　　Altera Quartus II 作为一种可编程逻辑的设计环境， 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。当前官方提供下载的最新版本是v17.0。

　　Altera Quartus II （3.0和更高版本）设计软件是业界唯一提供FPGA和固定功能HardCopy器件统一设计流程的设计工具。工程师使用同样的低价位工具对 Stratix FPGA进行功能验证和原型设计，又可以设计HardCopy Stratix器件用于批量成品。系统设计者现在能够用Quartus II软件评估HardCopy Stratix器件的性能和功耗，相应地进行最大吞吐量设计。

　　Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添 了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。

　　Quartus的性能特点

　　1、支持MAX7000/MAX3000等乘积项器件

　　2、软件体积缩小，运行速度加快

　　3、LogicLock设计流程把性能提升15%

　　4、采用快速适配选项缩短编译时间

　　5、新的功能减小了系统级验证

　　

　　2、synplify

　　Synplify、Synplify Pro和Synplify Premier是Synplicity（Synopsys公司于2008年收购了Synplicity公司）公司提供的专门针对FPGA和CPLD实现的逻辑综合工具，Synplicity的工具涵盖了可编程逻辑器件（FPGAs、PLDs和CPLDs）的综合，验证，调试，物理综合及原型验证等领域。

　　synplify优点

　　Synplify Premier是功能超强的FPGA综合环境。Synplify Premier不仅集成了Synplify Pro所有的优化选项，包括BEST算法、Resource Sharing，Retiming和Cross-Probing等等。更集成了专利的Graph-Based Physical Synthesis综合技术，并提供Floor Plan选项，是业界领先的FPGA物理综合解决方案，能把高端FPGA性能发挥到最好；从而可以轻松应对复杂的高端FPGA设计和单芯片ASIC 原型验证。这些特有的功能包括：全面兼容ASIC代码；支持Gated Clock的转换；支持Design Ware的转换。同时，因为整合了在线调试工具Identify，极大的方便了用户进行软硬件协同仿真，确保设计一次成功，从而大大缩短了整个软硬件开发和调试的周期。

　　Identify是唯一的RTL级调试工具，能够在FPGA运行时对其进行实时调试，加快整个FPGA验证的速度。Identify软件有Instrumentor和Debugger两部分。在调试前，通过Instrumentor设定需要观测的信号和断点信息，然后进行综合，布局布线。最后，通过Debugger进行在线调试。Synplify Premier HDL Analyst提供优秀的代码优化和图形化分析调试界面；Certify 确保客户在使用多片FPGA进行ASIC/SoC验证时快速而高效地完成工作；现在Synopsys 又推出了基于DSP算法的代码产生和综合工具Synplify DSP，架起了算法验证和RTL代码实现之间的桥梁；HAPS是高性能的ASIC原型验证系统，大大减少了一次流片成功的风险及节省了产品推向市场时间。

　　

　　VHDL语言编程书籍推荐

　　1、《数字逻辑与VHDL设计》

　　本书适用于数字逻辑设计的简介课程，主要目标如下：

　　（1）教授学生关于手工进行数字设计的基本概念;

　　（2）给出使用CAD工具手工设计数字电路的详细方法。内容涉及设计数字系统的过程、逻辑电路的基本概念、数字电路、组合电路的综合、执行算术运算的电路、用做构件块的组合电路、存储器、同步顺序电路、异步顺序电路、真实系统设计中出现的实际问题、电路测试，以及CAD流程等。

　　本书可作为计算机和电子工程等专业本科生及研究生的教材，也可作为集成电路设计人员的参考书。

　　

　　2、vhdl语言书籍推荐二：《用于逻辑综合的VHDL》

　　《国外数字系统设计经典教材系列：用于逻辑综合的VHDL（第3版）》旨在使VHDL成为简单实用的硬件描述语言。

　　许多工程师在第一次使用VHDL（超高速集成电路硬件描述语言）的时候都会有很多不清楚的地方。《国外数字系统设计经典教材系列：用于逻辑综合的VHDL（第3版）》通过清晰的组织填补了VHDL语言和通过逻辑综合产生的硬件之间的差异。从最基本的组合逻辑、类型和操作符出发，《国外数字系统设计经典教材系列：用于逻辑综合的VHDL（第3版）》还涵盖了特殊结构的内容，如三态总线、寄存器堆和存储器。此外，《国外数字系统设计经典教材系列：用于逻辑综合的VHDL（第3版）》还着眼于讨论更高层次的主题，例如怎么开发自己的程序包，如何编写测试程序，如何使用全部的可综合类型等。

　　第3版已经做了大幅度的修改以包含进VHDL-2008的新特征。这些新特征包括如何实现定点数和浮点数硬件结构的逻辑综合。该大幅度的修改正好说明了逻辑综合目前已经使用得非常广泛。为了更好地展示新版本的一些特征，《国外数字系统设计经典教材系列：用于逻辑综合的VHDL（第3版）》还包含一个完整的设计实例——数字滤波器设计，包括滤波器硬件的设计和测试平台的设计。

　　

　　3、vhdl语言书籍推荐三：《VHDL教程》

　　本书从VHDL语言的功能特性出发，介绍了VHDL语言的组成元素、描述风格、建模特征、测试平台的设计技巧等，并详细给出了一些经过作者验证的实例。本书的目的在于向广大的电子设计人员介绍VHDL语言的基本知识和使用它来设计数字系统硬件电路的方法，从而使设计者摆脱传统的人工设计方法的约束，使数字系统的设计水平上升到一个新的阶段。

　　本书适合作为计算机科学及其相关专业的教材或参考书，也可供工程技术人员参考。

　　本书作者J.Bhasker是世界领先的VHDL课程的开发者，本书包括目前最流行的IEEESTD_LOGIC_1164程序包内容。本书的扩展硬件建模涵盖了对规则结构、延迟、条件操作、状态机、Moore和Mealy有限状态机及时钟分频器等的建模，此外还包括文本I/O和测试平台等内容，并提供许多扩展实例。

　　

　　4、vhdl语言书籍推荐四：《数字系统的VHDL设计》

　　全书共12章，包括数制与编码、逻辑代数与VHDL基础、门电路、组合逻辑电路、触发器、时序逻辑电路、存储器、数模与模数转换、数字系统设计、可编程逻辑器件、VHDL仿真和VHDL综合，各章后附有思考题和习题。

　　本书涵盖数字电子技术的基本理论和基本概念，并以硬件描述语言（VHDL）为工具，介绍了数字电路及系统的设计方法。书中列举了大量的基于VHDL的门电路、触发器、组合逻辑电路、时序逻辑电路、存储器和数字系统设计的实例，供读者参考。每个设计实例都经过了电子设计自动化（EDA）软件的编译和仿真，确保无误。

　　vhdl语言的掌握绝对不能只顾着创新，熟练掌握好一般的技能，本身就是一种提高，本期的vhdl语言书籍推荐专题旨在让大家更好的掌握vhdl语言这样的标准技能，以上推荐的几本书如果还是不能满足你的需求的话，并且你还想寻找更多的计算机重磅好书的话，欢迎进入我们的》》计算机图书频道。

　　

　　学习VHDL语言应注意的几个问题

　　（1）了解VHDL语言模拟器是如何模拟代码的过程有助于弄清一些VHDL语句的语义，而对语义有一个清楚地理解可使你能够精练准确地进行VHDL代码编写。目前常用的VHDL模拟软件有ActiveHDL和Modelsim。

　　（2）VHDL语言的有些构造，较多的是专用于模拟和验证而不是综合，综合软件也许会忽略掉这样的构造和规则。VHDL是基于模拟的语言，它所提供的行为描述的一切方便手段实际上都是为建立模拟模型的。

　　（3）用于模拟的模型和用于综合的模型有差别。

　　（4）为综合而写的代码可以进行模拟，但不是所有为模拟而写的代码可以用来综合。

　　（5）应大致了解综合软件的工作原理。目前常用的综合软件有Synplicity公司的Synplify和SynplifyPro软件，Synopsys公司的FPGAExpress软件，Mentor公司的LeonardoSpectrum软件，Xilinx公司的XST（XilinxSynthesisTechnology）软件。

　　（6）将VHDL和CPLD、FPGA的学习结合起来。

　　（7）应基本熟悉CPLD、FPGA器件的逻辑资源。

　　小编推荐阅读：

　　vhdl语言怎么仿真_vhdl语言的基本结构

　　vhdl语言的操作符_vhdl语言有什么用

　　什么是vhdl语言_简述vhdl语言的特点