西门子EDA即将亮相2025 RISC-V中国峰会

现代应用需要更高的计算能力，导致设计复杂性呈指数级增长。这些复杂并基于RISC-V的SoC不能依赖传统的调试方式，需要一种高效的调试和跟踪方式。

在本届2025 RISC-V 中国峰会中，西门子EDA将带来“Tessent UltraSight-V：面向 RISC-V 系统的片上调试与追踪解决方案” 的精彩演讲。Tessent UltraSight-V作为一种由嵌入式IP和软件组成的端到端解决方案旨在提供与行业标准工具集成的高效调试和跟踪功能，以进一步增强嵌入式软件工程师开发高性能嵌入式软件的能力。

Tessent UltraSight-V片上IP模块和主机软件的集成使工程师能够有效地诊断意外行为和性能不佳的根本原因。该解决方案利用有效、非侵入性的技术，如基于高效跟踪（E-trace）标准的编码处理器跟踪、日志记录、高速接口（USB 2.0）和DMA，实现快速代码上传，最大限度地减少调试延迟，加速SoC项目，确保其满足市场窗口期。更重要的是，它是一个可扩展的解决方案，可以扩展到全系统的功能监控。

演讲主题

Tessent UltraSight-V：

面向 RISC-V 系统的片上调试与追踪解决方案

演讲时间

7月18日  9:00

演讲地点

EDA分论坛302会议室

演讲嘉宾

李一凡

西门子EDA Tessent客户

技术经理

目前负责Tessent产品和SLM（硅生命周期管理）解决方案的市场推广、咨询和销售。他在集成电路行业拥有超过15年的经验，是大规模人工智能芯片和系统日期跟踪与调试以及汽车电子芯片测试的专家。

除了主题演讲环节，在海科厅互动展区，西门子EDA也将展示热点技术解决方案。

1Formal-driven Assurance of 

RISC-V Cores for AI-Ready FPUs

在RISC-V架构加速AI芯片创新的前沿领域，西门子EDA Questa FPU与Questa Processor形式化验证方案突破传统范式，无需测试平台开发即可实现自动化场景探索，通过动态约束求解引擎深度覆盖传统仿真难以触达的异常路径，为浮点运算单元及RISC-V处理器核心提供高置信度验证保障。

2Enhancing your SoC debug &

optimization with functional monitoring

Tessent 嵌入式分析提供了一个可扩展的功能监视器系统，可以在验证阶段以及部署后的现场中，进行对设备和系统的功能调试、验证和优化。西门子将它与DFT以及其他参数监测相结合，组成完整的硅生命周期管理方案。

3Siemens Hardware Assisted 

Verification: Leading the RISC-V 

Verification Revolution and Empowering 

Next Generation Chip Innovation

Strato CS： 支持百亿门级超大规模芯片验证，提供全流程签核解决方案，显著提升RISC-V等复杂SoC的验证完备性与流片效率。  

Primo CS： 实现硬件仿真与原型验证的无缝集成，加速从设计到量产的关键路径，确保芯片功能与性能指标精准达标。  

ProFPGA CS：基于分布式多FPGA架构，支持高性能芯片的实时硬件仿真，为AI及异构计算芯片提供真实场景的性能验证能力。