FPGA/ASIC技术
Model Composer 是一款基于模型的设计工具,不仅能够在 MathWorks Simulink® 环境中进行快速设计探索,而且还可通过自动代码生成加速基于 Xilinx 全可编程器件的生产。您不仅可使用高层次性能优化模块通过算法来进行表达和迭代,还可通过系统级仿真来验证功能正确性。Model Composer 可通过自动优化将您的算法规范转换为生产品质实现方案,其可扩展 Xilinx 高层次综合技术。
主要特性与优势
加速设计迭代
高层次抽象: 算法主导型构建块以功能性为重点,可为域专家加速设计探索提供至关重要的易用特性。
支持向量和矩阵: 可实现基于框架的算法设计,为您转而采用中间低层次实现模型节省宝贵的时间和精力。
专用库: 性能优化的计算机视觉、数学和线性代数库可用作模块,在 Xilinx 全可编程器件上进行仿真和实现高性能。
将可综合的 C/C++ 导入为定制模块:能够创建您自己的仿真及代码生成模块,这可为设计差异化算法提供更大的灵活性。
与 Simulink 无缝集成: 与 Simulink 产品系列的模块直接连接,不仅可实现系统级建模和仿真,而且还能够充分利用 Simulink 图形环境的刺激生成和数据可视化功能。
支持整数、浮点和定点: 支持 Simulink 中的原生浮动和整数数据类型,以及由 Vivado HLS 提供支持的定点和半数据类型。
变换架构算法
自动优化: 不仅可分析 Simulink 中的算法规范和执行自动优化,以实现可针对吞吐量进行优化的微架构,而且还可降低 Block RAM 利用率并实现模块的并行执行。
加快 IP 创建: 将支持仿真的设计变成您可在 Vivado IP Integrator 中使用的 RTL IP 封装并充分利用复杂设计即插即用 IP 集成设计环境的所有优势。
扩展至 DSP 的系统生成器: 针对您设计的各部分利用 Model Composer 易用性及仿真速度的优势,并将合成的 RTL 导出到您现有的 DSP 设计系统生成器中作为新的自定义模块。
导出至 Vivado HLS:高级特性可通过自动生成您进一步优化算法将需要的一切(包括从仿真中记录的测试向量)在设计、仿真和验证您设计的 Simulink 图形环境与 Vivado HLS 之间提供一条链路。
使用界面映射 RTL 接口: 可便捷地使用图形界面将设计中的输入和输出映射至所支持的 RTL 接口(AXI4-Lite、AXI4-Stream、AXI4-Stream 视频、FIFO 和 Block RAM)以及用于实现方案的视频格式(AXI4-Stream 视频)。
自动测试工作台生成: 对来自测试工作台仿真和生成的测试向量自动生成日志,以验证可执行设计和所生成代码之间的功能对等值.
全部0条评论
快来发表一下你的评论吧 !