PZSDR 软件无线电 开发板系列板卡之P201Pro P203Pro 硬件说明—AD9361 AD9363

璞致电子科技 2025-08-27 921
加入交流群

电子说

1.4w人已加入

描述

​

璞致 PZSDR 系列板卡之P201Pro P203Pro 硬件说明

第一章：产品概述

[]()1.1产品概述

璞致软件无线电 PZSDR 系列包括了众多产品类别，本文介绍的是

P201Pro/P203Pro 两款，两款硬件完全兼容，软件完全兼容，分别使用了 XILINX 公司的 XC7Z020-2CLG400I 作为主控制器，搭载 ADI 公司的

AD9361/AD9363 射频芯片构成了产品的主体架构。P201Pro 为 ZYNQ7020 搭 配 AD9361, P203Pro 为 ZYNQ7020 搭配 AD9363,两款的主要差别在于射频芯 片的带宽不同，用户可以根据实际需求来选择对应产品。

P201Pro/P203Pro 两款集成了多种射频和其他硬件接口，资源丰富、 方便易用，如下图可以概览产品内部资源结构。

P201Pro/P203Pro 的 PCB 尺寸是长宽=11570mm，PCB 厚度为 2.2mm， 此外我们为产品配备了精美外壳，外壳尺寸为长宽高=1257523mm，整 个外壳也起到了散热的作用，确保了产品稳定运行。

产品按照工业级标准设计，工作温度-40—85℃,采用了0.5ppm 高精 度时钟，所有接口都做了静电防护。

FPGAFPGA​编辑

[]()1.2********产品资源与框图

如下框图已列出产品板载资源，通过下表可以看到开发板所包含的所 有功能。

FPGAFPGA​编辑

[]()1.3********产品尺寸与外壳

如下图分别展示了产品 PCBA 尺寸与外壳尺寸。

FPGAFPGA​编辑FPGAFPGA​编辑

[]()[]()第二章：硬件使用说明

本章节开始我们将系统介绍产品的硬件，以便用户快速上手使用。

[]()2.1P201Pro与P203Pro对比

如下表列出了 P201Pro 和 P203Pro 的参数指标，两款产品的差异点在于射频 芯片的选用不同，所以 P201Pro 和 P203Pro 的差异表现在射频端口的频率范围不 同、信号带宽不同。用户可以对比下表选择对应产品使用。

FPGAFPGA​编辑

[]()2.2********关于供电

产品提供了三种供电方式:XH2.54 接口、TypeC 接口、DC-007B 接口，三种供 电方式为客户在不同使用模式下供电。

XH2.54: 如果集成单板到自己的设备中，就可以通过 XH2.54 接口供电，供 电电压范围是 8-36V/1A。

TypeC：这里的 TypeC 接口提供了多重功能，既可以对板卡供电，直接接到 电脑 USB 接口上，即可为板卡提供 5V 电源。同时也是通信接口，提供了 JTAG、 UART 的通信功能，方便用户下载和调试板卡。

DC-007B：此接口可以外接璞致提供的 12V/1A 电源适配器为设备供电。DC- 007B 与 XH2.54 是连通的，两者只可接一个，但与 TypeC 是做了电源兼容设计， 可以两个电源同时接上，并不冲突。

FPGAFPGA​编辑

[]()2.3********主控时钟

单板为 PS 侧提供了33.33Mhz 的时钟输入，输入的管脚位置为 PS_CLK_500； 为 PL 端提供 40M 时钟，输入管脚位置为 IO_L11P_SRCC_35,管脚号为 L16。

[]()2.4********主控复位

单板在靠近板边位置提供了nGST 复位按键，为系统复位按键，低电平有效。 此引脚分别连接到 PS 侧的 PS_POR_500 和 PL 侧的 IO_12N_MRCC_34（管脚位置 U19）引脚上。

[]()2.5********主控启动模式

单板板支持三种启动模式，分别是 JTAG、QSPI Flash、SD 卡。启动模式的 切换可以提供板边的拨动开关选择，当开关拨动到 JTAG 侧，即为 JTAG 启动模 式，可以通过 JTAG 接口下载调试单板；当开关拨动到 QSPI/SD 侧，启动模式切 换为 QSPI Flash 和 SD 卡模式，在此模式下，我们做了特别的设计，当不接 SD 卡时，默认为 QSPI FLASH 启动，当接了SD 卡时，启动模式自动切换到SD 模式。

[]()2.6DDR3介绍

PS 侧设计了两颗工业级 DDR3L 芯片，单颗容量 512MB，两颗共计容量为 1GB, 型号为 MT41K256M16TW-107IT:P，DDR3L 管脚分配直接调用系统分配即可。也可 以参考我司提供的例程。

[]()2.7QSPIFLASH********介绍

板载 256Mb 的 QSPI FLASH，可用于存储启动文件和用户文件。 管脚定义如下表。

QSPIFLASH引脚管脚名称管脚位置
DATA0MIO2B8
DATA1MIO3D6
DATA2MIO4B7
DATA3MIO5A6
QSPI_CSMIO1A7
QSPI_CLKMIO6A5

[]()2.8E2PROM介绍

单板上预留了一颗 E2PROM，容量为 256Kb，管脚定义如下表。

E2PROM********引脚管脚名称管脚位置
I2C_SCLMIO10E9
I2C_SDAMIO11C6

[]()2.9PL侧千兆以太网

单板 PL 侧设计了一颗千兆以太网芯片,以太网芯片与 ZYNQ 芯片之间通过 RGMII 接口互联，连接对应管脚见下表芯片地址 PHY_AD[2:0]=001。

RMGII 信号管脚名称管脚位置
GPHY_GTX_CLKIO_L3P_35E17
GPHY_TXD0IO_L3N_35D18
GPHY_TXD1IO_L4P_35D19
GPHY_TXD2IO_L4N_35D20
GPHY_TXD3IO_L5P_35E18
GPHY_TX_ENIO_L5N_35E19
GPHY_RX_CLKIO_L13P_MRCC_35H16
GPHY_RXD0IO_L6P_35F16
GPHY_RXD1IO_L6N_35F17
GPHY_RXD2IO_L7P_35M19
GPHY_RXD3IO_L7N_35M20
GPHY_RX_DVIO_L8P_35M17
GPHY_MDCIO_L2P_35B19
GPHY_MDIOIO_L2N_35A20

[]()2.10SD卡

单板上设计了 SD 卡座，与PS 侧 BANK501 相连，因为 BANK501 的电平为 1.8V，但 SD 的数据电平为 3.3V,所以使用 TXS02612RTWR 进行电平转换。

如下是 SD 卡的管脚分配，更详细电路可参考原理图。

SD********卡管脚名称管脚位置
SD_CLKMIO40D14
SD_CMDMIO41C17
SD_DATA0MIO42E12
SD_DATA1MIO43A9
SD_DATA2MIO44F13
SD_DATA3MIO45B15

[]()2.11USB转JTAG和********UART

单板上设计了一路 USB 转 JTAG/UART 接口，JTAG 连接到主控芯片的 JTAG 接口上， UART 连接到主控的 UART1 管脚上。

如下是 UART 管脚分配，更详细电路可参考原理图。

UART管脚名称管脚位置
UART1_TXMIO12D9
UART1_RXMIO13E8

[]()2.12USB2.0接口

单板上集成了一颗 USB2.0 芯片，如下表列出了 USB PHY 与主芯片的对应 关系。详细信息参见底板原理图。

USB2.0 信号管脚名称管脚位置
USBPHY_DATA0MIO32A14
USBPHY_DATA1MIO33D15
USBPHY_DATA2MIO34A12
USBPHY_DATA3MIO35F12
USBPHY_DATA4MIO28C16
USBPHY_DATA5MIO37A10
USBPHY_DATA6MIO38E13
USBPHY_DATA7MIO39C18
USBPHY_STPMIO30C15
USBPHY_NXTMIO31E16
USBPHY_DIRMIO29C13
USBPHY_CLKOUTMIO36A11
USB_nRSETMIO48B12

[]()[]()2.13AD9361介绍

产品射频部分使用了 ADI 公司的 AD9361，本小节我们将从射频链路、数据 通道、时钟部分详细介绍。

[]()2.13.1********射频前端电路

射频前端电路涉及到巴伦、功放、以及射频开关三部分。巴伦的带宽为 10M- 6Ghz，覆盖了 AD9361 的通信带宽。

功放的带宽是 50M-6Ghz，也是覆盖了 AD9361 的通信带宽，但功放在整个通 信带宽的增益平坦度略有差异，如下表可以详细看到功放在各频点指标。

FPGAFPGA​编辑

射频开关采用的是 SPDT 一进两出，带宽为 9K-8G，并且射频开关内部集成 了静电防护电路，有效防护了射频端口。对应射频开关的切换逻辑可以参考下表， 对于 AD9361 的 TX/RX 切换，可以参考原理图实际连接关系来对应调整。

FPGAFPGA​编辑

此外，射频前端我们还涉及了 4 路 LED 指示，端口设置 1 对应 LED 亮，端 口设置 0 对应 LED 灭。如下表列出了LED 管脚对应关系。

LED管脚名称管脚位置
LED_RF_TX1IO_21P_35N15
LED_RF_RX1IO_21N_35N16
LED_RF_TX2IO_22P_35L14
LED_RF_RX2IO_22N_35L15

[]()2.13.2AD9361控制和数据端口

AD9361 数字端口分为数据端口和控制端口两部分，数据端口可以定义为 LVCMOS 也可以定义成 LVDS，LVCMOS 的通信速率不高，所以璞致提供的项目工程 里默认用 LVDS 接口来定义数据端口,如下表列出了管脚对应关系，也可以参考原 理图。

AD9361 接口管脚名称管脚位置
AD9631_TX_P0IO_8P_34W14
AD9631_TX_N0IO_8N_34Y14
AD9631_TX_P1IO_5P_34T14
AD9631_TX_N1IO_5N_34T15
AD9631_TX_P2IO_4P_34V12
AD9631_TX_N2IO_4N_34W13
AD9631_TX_P3IO_10P_34V15
AD9631_TX_N3IO_10N_34W15
AD9631_TX_P4IO_6P_34P14
AD9631_TX_N4IO_6N_34R14
AD9631_TX_P5IO_9P_34T16
AD9631_TX_N5IO_9N_34U17
AD9631_TX_FRAME_PIO_7P_34Y16
AD9631_TX_FRAME_NIO_7N_34Y17
AD9631_FB_CLK_PIO_11P_SRCC_34U14
AD9631_FB_CLK_NIO_11N_SRCC_34U15
AD9631_RX_P0IO_21P_34V17
AD9631_RX_N0IO_21N_34V18
AD9631_RX_P1IO_17P_34Y18

FPGA​

FPGA编辑

AD9631_RX_N1IO_17N_34Y19
AD9631_RX_P2IO_16P_34V20
AD9631_RX_N2IO_16N_34W20
AD9631_RX_P3IO_18P_34V16
AD9631_RX_N3IO_18N_34W16
AD9631_RX_P4IO_15P_34T20
AD9631_RX_N4IO_15N_34U20
AD9631_RX_P5IO_20P_34T17
AD9631_RX_N5IO_20N_34R18
AD9631_RX_FRAME_PIO_19P_34R16
AD9631_RX_FRAME_NIO_19N_34R17
AD9631_DATA_CLK_PIO_13P_MRCC_34N18
AD9631_DATA_CLK_NIO_13N_MRCC_34P19
AD9631_CLK_OUTIO_14P_SRCC_34N20
AD9631_SPI_CLKIO_1P_34T11
AD9631_SPI_nCSIO_1N_34T10
AD9631_SPI_DIIO_2P_34T12
AD9631_SPI_DOIO_2N_34U12
AD9631_nRSTIO_22N_34W19
AD9631_ENABLEIO_23P_34N17
AD9631_EN_AGCIO_23N_34P18
AD9631_SYNC_INIO_24P_34P15
AD9631_TXNRXIO_24N_34P16
AD9631_CTRL_OUT0IO_14P_SRCC_13Y9
AD9631_CTRL_OUT1IO_16P_13W10
AD9631_CTRL_OUT2IO_14N_SRCC_13Y8
AD9631_CTRL_OUT3IO_15P_13V8
AD9631_CTRL_OUT4IO_15N_13W8
AD9631_CTRL_OUT5IO_16N_13W9
AD9631_CTRL_OUT6IO_12N_MRCC_13U10
AD9631_CTRL_OUT7IO_12P_MRCC_13T9
AD9631_CTRL_IN0IO_11P_SRCC_13U7
AD9631_CTRL_IN1IO_13N_MRCC_13Y6
AD9631_CTRL_IN2IO_13P_MRCC_13Y7
AD9631_CTRL_IN3IO_11N_SRCC_13V7

[]()2.13.3AD9361时钟电路

AD9361 的输入时钟采用的了 40M VCTCXO，精度高达 0.5ppm。此外板卡上预 留了 ADF4002BRUZ 芯片，如果对时钟精度有更高要求，可以通过射频头输入到 ADF4002BRUZ 来调整。对于时钟的详细使用可以参考璞致提供的原理图来编程。

[]()2.14PPS和时钟输入

板卡上设计了一路 PPS 输入和 10M 时钟输入电路，此电路从同一个 mmcx 接口输入， RC 电路配合 FPGA 的 IO 控制来选择 PPS 和时钟电路的通断，此外 10M 时钟信号还连接到 了 ADF4002 上，做时钟校正。PPS 和时钟分别连到 FPGA 的如下管脚：

信号名管脚名称管脚位置
PPS-INIO_14P_SRCC_35J18
10M_FPGAIO_12P_MRCC_34U18
EN_10M_FPGAIO_25_34T19
EN_10M_CLKINIO_22P_34W18

[]()2.15GPS模块

底板上集成一颗 GPS 模块，可以实现 GPS 和北斗定位功能。我们可以通过 UART 来配置和读取 GPS 模块数据，另外模块提供了PPS 信号。如下表列出了 GPS 模块的管脚对应关系，更详细说明可以参考提供的原理图。

GPS 模块管脚名称管脚位置
GPS_UART_TXDIO_16N_35G18
GPS_UART_RXDIO_17P_35J20
GPS_nRESETIO_16P_35G17
GPS_PPSIO_14N_35H18

[]()2.16IO扩展口

底板上设计了一个 40P 2.54mm 间距的简易牛角座，用于扩展信号的连 接，如下表标出了信号所在的芯片位置，详细连接关系参考原理图部分。

IO 接口管脚名称管脚位置电平标准IO 接口管脚名称管脚位置电平标准
5IO_1P_35C203.3V6IO_15P_35F193.3V
7IO_1N_35B208IO_15N_35F20
9IO_19P_35H1510IO_20P_35K14
11IO_19N_35G1512IO_20N_35J14
13IO_23P_35M1414IO_9P_35L19
15IO_23N_35M1516IO_9N_35L20
17IO_12N_35K1818IO_18N_35G20
19IO_13N_35H1720IO_25_35J15
21IO_20P_13Y121.8V22IO_21P_13V111.8V
23IO_20N_13Y1324IO_21N_13V10

[]()2.17用户LED

板卡上预留了两路 LED 做用户自定义使用，LED 高电平亮，LED 低电平灭。 如下表列出了 LED 的管脚对应关系，更详细说明可以参考提供的原理图。

LED 管脚管脚名称管脚位置
LED1IO_0_35G14
LED2IO_8N_35M18

​
审核编辑 黄宇

打开APP阅读更多精彩内容
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

下载APP
|投诉反馈|电子发烧友网
© 2021 elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分